特許

J-GLOBAL ID：201003068701527828

ワイドバンドギャップ半導体素子

発明者： 中村 俊一
出願人/特許権者： 富士電機システムズ株式会社
代理人 (1件)： 松本 洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2009-108795
公開番号（公開出願番号）：特開2010-258329
出願日： 2009年04月28日
公開日（公表日）： 2010年11月11日
要約：

【課題】深いウェル領域を選択的に形成することが現実的ではない半導体材料を用いる場合に、外乱電荷の影響を受け難くするとともに、耐圧の向上と耐圧の信頼性の高い終端構造部を備えるワイドバンドギャップ半導体素子の提供。【解決手段】n型耐圧層3上にp型半導体層5を有する半導体基板が、主電流の流れる活性領域A1と該領域を取り巻く終端構造部E1を備え、前記活性領域A1は前記耐圧層3と前記半導体層5との間のpn主接合を有し、前記終端構造部E1は、前記半導体層5を貫いて前記耐圧層3に達する深さを有して少なくとも前記活性領域A1と終端構造E1とを分離する環状分離溝31を含む複数の環状分離溝31を有するとともに、前記環状分離溝31内部に配設されそれぞれ露出する前記半導体層5表面と前記耐圧層3表面とにショットキー接触し、前記環状分離溝31間では相互に絶縁される金属電極33を備える。【選択図】図1

請求項（抜粋）：

第1導電型耐圧層上に積層される第2導電型半導体層を有する半導体基板が、主電流の流れる活性領域と該活性領域を取り巻く終端構造部とを備え、前記活性領域は前記第1導電型耐圧層と前記第2導電型半導体層との間のpn主接合を有し、前記終端構造部は、表面から前記第2導電型半導体層を貫いて前記第1導電型耐圧層に達する深さを有して少なくとも前記活性領域と終端構造とを分離する環状分離溝を含む複数の環状分離溝を有するとともに、該複数の環状分離溝の少なくとも内部に配設され、前記複数の環状分離溝の内面にそれぞれ露出する前記第2導電型半導体層表面と前記第1導電型耐圧層表面とにショットキー接触し、前記複数の環状分離溝間では相互に絶縁される金属電極を備えることを特徴とするワイドバンドギャップ半導体素子。

IPC (7件)：

H01L 29/06 ,  H01L 29/41 ,  H01L 29/12 ,  H01L 29/78 ,  H01L 29/861 ,  H01L 29/417 ,  H01L 21/28

FI (15件)：

H01L29/06 301G ,  H01L29/44 Y ,  H01L29/78 652T ,  H01L29/78 652P ,  H01L29/78 652D ,  H01L29/78 653C ,  H01L29/78 652G ,  H01L29/78 652N ,  H01L29/91 F ,  H01L29/50 J ,  H01L21/28 301B ,  H01L21/28 301R ,  H01L29/91 D ,  H01L29/06 301V ,  H01L29/78 652J

Fターム (17件)：

4M104AA03 ,  4M104BB01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104CC03 ,  4M104DD08 ,  4M104DD15 ,  4M104DD37 ,  4M104DD64 ,  4M104DD79 ,  4M104FF10 ,  4M104FF13 ,  4M104GG02 ,  4M104GG09 ,  4M104GG18