特許

J-GLOBAL ID：201003070000518292

積層型セラミック電子部品の製造方法

発明者： 堂岡 稔 ,  松井 透悟 ,  高島 浩嘉 ,  岡島 健一
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 宮▲崎▼ 主税
公報種別：公開公報
出願番号（国際出願番号）：特願2009-120078
公開番号（公開出願番号）：特開2010-267915
出願日： 2009年05月18日
公開日（公表日）： 2010年11月25日
要約：

【課題】未焼成の積層体チップ側面に露出している内部電極を覆うようにセラミックペーストを高精度にかつ容易に形成でき、材料の使用効率を高めることができるとともに、セラミックペースト層におけるひびや密度のばらつきが生じ難く、信頼性に優れた積層型セラミック電子部品の製造を可能とする方法を得る。【解決手段】長さL方向、幅W方向及び厚みT方向を有し、複数の内部電極が第1,第2の側面に露出している複数の積層体チップ11を用意し、該複数の積層体チップ11の一方の側面が同一平面内に位置するように複数の積層体チップ11を集合させて集合体を形成し、前記集合体中の一面にセラミックペーストを塗布する、各工程を備える、積層型セラミック電子部品の製造方法。【選択図】図6

請求項（抜粋）：

長さ方向に沿う辺と、幅方向に沿う辺とを有する矩形の上面及び下面と、前記長さ方向と、厚み方向を含む平面内に位置している第1,第2の側面と、前記幅方向と厚み方向とを含む平面内に位置している第3,第4の側面とを有する直方体状の形状を有する積層体チップであって、直方体状の未焼成のセラミック積層体と、該未焼成のセラミック積層体内に形成されており、前記第1,第2の側面または第3,第4の側面に幅方向端縁が露出している複数の内部電極とを有する積層体チップを用意する工程と、 前記積層体チップの内部電極の幅方向端縁が露出している側面が同一平面内に位置するように複数の積層体チップを集合させて集合体を形成する工程と、 複数の積層体チップの内部電極が露出している側面からなる前記集合体の一面にスキージを用いセラミックペーストを塗布する工程と、 前記セラミックペーストが塗布された積層体チップを焼成し、セラミック焼結体を得る工程とを備える、積層型セラミック電子部品の製造方法。

IPC (2件)：

H01G 4/30 ,  H01G 4/12

FI (4件)：

H01G4/30 311F ,  H01G4/30 311A ,  H01G4/30 311Z ,  H01G4/12 364

Fターム (13件)：

5E001AB03 ,  5E001AH01 ,  5E001AJ02 ,  5E082AA01 ,  5E082AB03 ,  5E082BC40 ,  5E082EE04 ,  5E082EE35 ,  5E082FF05 ,  5E082FG26 ,  5E082FG46 ,  5E082LL01 ,  5E082LL02