特許
J-GLOBAL ID:201003070052885129
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (11件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2008-289773
公開番号(公開出願番号):特開2010-118443
出願日: 2008年11月12日
公開日(公表日): 2010年05月27日
要約:
【課題】微細化に対応でき、High-kゲート絶縁膜を有する半導体装置を提供する。【解決手段】半導体装置は、半導体基板101と、p型層103上に設けられた第1のゲート絶縁膜115、TiNからなる第1のゲート電極116と、及び不純物を含む半導体からなる第1の上部ゲート電極117を有するNチャネル型MOSトランジスタ106と、n型層102上に設けられた第2のゲート絶縁膜109、TiN結晶からなり、(111)配向/(200)配向が1.5以上となるTiN層を少なくとも一部に含む第2のゲート電極110、及び不純物を含む半導体からなる第2の上部ゲート電極111を有するPチャネル型MOSトランジスタ105とを備えている。【選択図】図1
請求項(抜粋):
上部にp型層とn型層が設けられた半導体基板と、
前記p型層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられ、TiNからなる第1のゲート電極と、前記第1のゲート電極上に設けられ、不純物を含む半導体からなる第1の上部ゲート電極とを有するNチャネル型MOSトランジスタと、
前記n型層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられ、TiN結晶からなり、(111)配向/(200)配向が1.5以上となるTiN層を少なくとも一部に含む第2のゲート電極と、前記第2のゲート電極上に設けられ、不純物を含む半導体からなる第2の上部ゲート電極とを有するPチャネル型MOSトランジスタとを備えている半導体装置。
IPC (8件):
H01L 21/823
, H01L 27/092
, H01L 21/28
, H01L 29/423
, H01L 29/49
, H01L 21/285
, H01L 27/088
, H01L 29/78
FI (7件):
H01L27/08 321D
, H01L21/28 301A
, H01L21/28 301R
, H01L29/58 G
, H01L21/285 C
, H01L27/08 102C
, H01L29/78 301G
Fターム (66件):
4M104BB01
, 4M104BB21
, 4M104BB30
, 4M104BB36
, 4M104BB37
, 4M104BB40
, 4M104CC05
, 4M104DD02
, 4M104DD43
, 4M104DD44
, 4M104DD45
, 4M104DD78
, 4M104DD84
, 4M104EE03
, 4M104EE16
, 4M104FF13
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F048AA01
, 5F048AC03
, 5F048BA01
, 5F048BB04
, 5F048BB06
, 5F048BB09
, 5F048BB10
, 5F048BB11
, 5F048BB12
, 5F048BB13
, 5F048BB15
, 5F048BC06
, 5F048BC18
, 5F048BE03
, 5F048DA25
, 5F048DA27
, 5F048DA30
, 5F140AB03
, 5F140BD01
, 5F140BD04
, 5F140BD11
, 5F140BD12
, 5F140BF10
, 5F140BF14
, 5F140BF20
, 5F140BF21
, 5F140BF22
, 5F140BF24
, 5F140BF28
, 5F140BF29
, 5F140BF33
, 5F140BG08
, 5F140BG12
, 5F140BG14
, 5F140BG28
, 5F140BG30
, 5F140BG37
, 5F140BH14
, 5F140BH21
, 5F140BH27
, 5F140BJ01
, 5F140BJ08
, 5F140BJ09
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140CF04
引用特許:
出願人引用 (1件)
審査官引用 (9件)
全件表示
前のページに戻る