特許

J-GLOBAL ID：201003070780248526

不揮発性記憶装置、集積回路装置及び電子機器

発明者： 宮▲崎▼ 竹志 ,  正田 真樹 ,  徳田 泰信 ,  谷 和馬
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  竹腰 昇 ,  黒田 泰
公報種別：公開公報
出願番号（国際出願番号）：特願2009-027225
公開番号（公開出願番号）：特開2010-182389
出願日： 2009年02月09日
公開日（公表日）： 2010年08月19日
要約：

【課題】付加情報を記憶することができる不揮発性記憶装置、集積回路装置及び電子機器を提供すること。【解決手段】不揮発性記憶装置は、電気的に書き換え可能な不揮発性の複数のメモリーセル及び複数のビット線を含む主記憶回路10と、電気的に書き換え可能な不揮発性の複数の情報メモリーセル及び複数のビット線を含む情報記憶回路20と、主記憶回路10の対応ビット線と情報記憶回路20の対応ビット線との電気的接続をオン状態又はオフ状態にするための選択トランジスターを含む選択回路とを含み、情報記憶回路20は、主記憶回路10の不良アドレス情報を記憶する第1の情報メモリーセルと、管理情報及び不揮発性記憶装置の外部の回路のための調整情報のうちの少なくとも一方の情報である付加情報を記憶する第2の情報メモリーセルとを含む。【選択図】図1

請求項（抜粋）：

電気的に書き換え可能な不揮発性の複数のメモリーセル及び複数のビット線を含む主記憶回路と、 電気的に書き換え可能な不揮発性の複数の情報メモリーセル及び複数のビット線を含む情報記憶回路と、 前記主記憶回路の前記複数のビット線のうちの対応ビット線と前記情報記憶回路の前記複数のビット線のうちの対応ビット線との電気的接続をオン状態又はオフ状態にするための選択トランジスターを含む選択回路とを含み、 前記情報記憶回路は、 前記主記憶回路の不良アドレス情報を記憶する第1の情報メモリーセルと、 管理情報及び不揮発性記憶装置の外部の回路のための調整情報のうちの少なくとも一方の情報である付加情報を記憶する第2の情報メモリーセルとを含むことを特徴とする不揮発性記憶装置。

IPC (7件)：

G11C 16/02 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/06 ,  G11C 29/04

FI (5件)：

G11C17/00 601E ,  H01L27/10 434 ,  H01L29/78 371 ,  G11C17/00 639B ,  G11C29/00 603Z

Fターム (32件)：

5B125BA01 ,  5B125CA08 ,  5B125DE09 ,  5B125EA01 ,  5B125EA10 ,  5B125ED06 ,  5B125EE04 ,  5B125EF06 ,  5B125FA02 ,  5B125FA10 ,  5F083EP02 ,  5F083EP18 ,  5F083EP23 ,  5F083EP63 ,  5F083EP68 ,  5F083FZ10 ,  5F083GA01 ,  5F083GA09 ,  5F083JA04 ,  5F083ZA10 ,  5F083ZA20 ,  5F083ZA28 ,  5F101BA01 ,  5F101BA45 ,  5F101BB05 ,  5F101BD07 ,  5F101BG07 ,  5L106AA10 ,  5L106CC09 ,  5L106CC17 ,  5L106EE02 ,  5L106FF08