特許

J-GLOBAL ID：201003071832333450

不揮発性半導体記憶装置およびその製造方法

発明者： 松野 光一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 特許業務法人 サトー国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-253470
公開番号（公開出願番号）：特開2010-087159
出願日： 2008年09月30日
公開日（公表日）： 2010年04月15日
要約：

【課題】隣接したメモリセル間の干渉を抑制できるようにする。【解決手段】素子分離絶縁膜4の空洞部の形成領域Rが、浮遊ゲート電極FGaと、浮遊ゲート電極FGc、FGdの直下方に位置する活性領域Saとの間に対向した領域内に設けられるため、当該浮遊ゲート電極FGaと素子分離領域Sbを挟んで対向する活性領域Saとの間の結合容量を低減できる。【選択図】図2

請求項（抜粋）：

表面に素子分離溝が当該表面内の所定の第1方向に沿って形成され当該素子分離溝により第1の活性領域と第2の活性領域とが前記第1方向に直交する前記表面内の第2方向に複数に区画形成された半導体基板と、 前記半導体基板の第1の活性領域上にゲート絶縁膜を介して形成された電荷蓄積層であって前記第1方向に並設された第1、第2の電荷蓄積層と、 前記半導体基板の第2の活性領域上にゲート絶縁膜を介して形成された電荷蓄積層であって前記第1の電荷蓄積層と第2方向に並設された第3の電荷蓄積層と、 前記半導体基板の第2の活性領域上にゲート絶縁膜を介して形成された電荷蓄積層であって前記第2の電荷蓄積層と第2方向に並設された第4の電荷蓄積層と、 前記素子分離溝に埋込まれた下部および前記半導体基板の表面から突出した上部からなる素子分離絶縁膜であって、前記半導体基板の上面からの高さが前記第1ないし第4の電荷蓄積層の上面の高さよりも低い上面部とを有した素子分離絶縁膜とを備え、 前記素子分離絶縁膜内には、前記第2方向および前記半導体基板表面に直交する第3方向の合成方向に対向した前記第1の電荷蓄積層と前記第2の活性領域との間、前記第2の電荷蓄積層と前記第2の活性領域との間、前記第3の電荷蓄積層と前記第1の活性領域との間、前記第4の電荷蓄積層と前記第1の活性領域との少なくとも何れかの間において前記下部内から前記上部内にかけて空洞部が形成されていることを特徴とする不揮発性半導体記憶装置。

IPC (8件)：

H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/768 ,  H01L 23/522 ,  H01L 21/764 ,  H01L 21/76

FI (5件)：

H01L27/10 434 ,  H01L29/78 371 ,  H01L21/90 N ,  H01L21/76 A ,  H01L21/76 L

Fターム (84件)：

5F032AA35 ,  5F032AA37 ,  5F032AA44 ,  5F032AA45 ,  5F032AA49 ,  5F032AA67 ,  5F032AA70 ,  5F032AA77 ,  5F032AA79 ,  5F032AC02 ,  5F032BA01 ,  5F032CA17 ,  5F032DA03 ,  5F032DA10 ,  5F032DA24 ,  5F032DA25 ,  5F032DA26 ,  5F032DA28 ,  5F032DA33 ,  5F032DA53 ,  5F032DA78 ,  5F033HH04 ,  5F033HH07 ,  5F033HH15 ,  5F033HH25 ,  5F033HH28 ,  5F033MM07 ,  5F033MM15 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ76 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR15 ,  5F033RR30 ,  5F033SS15 ,  5F033SS22 ,  5F033SS25 ,  5F033SS27 ,  5F033TT02 ,  5F033VV06 ,  5F033VV16 ,  5F033XX24 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083EP76 ,  5F083ER22 ,  5F083GA03 ,  5F083JA04 ,  5F083JA35 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083JA55 ,  5F083LA16 ,  5F083LA20 ,  5F083MA05 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083PR05 ,  5F083PR21 ,  5F083PR43 ,  5F083PR53 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD27 ,  5F101BD34 ,  5F101BE07 ,  5F101BH02 ,  5F101BH13

引用特許：

出願人引用 (1件)

• 不揮発性半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-184314   出願人：株式会社東芝