特許

J-GLOBAL ID：201003072794010355

半導体装置とその製造方法

発明者： 野田 貴史
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 西 和哉 ,  志賀 正武 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2009-100779
公開番号（公開出願番号）：特開2010-251590
出願日： 2009年04月17日
公開日（公表日）： 2010年11月04日
要約：

【課題】1つのチップに圧電素子と強誘電体素子とを混載させ、得られる半導体装置の小型化を図ることが可能な半導体装置とその製造方法を提供する。【解決手段】本発明の半導体装置1は、圧電素子3と、強誘電体素子2と、を同一基板上に備える半導体装置1において、強誘電体素子2を構成する強誘電体膜15bが、圧電素子3を構成する圧電体膜4の少なくとも一部と同じ材料から形成されていることを特徴とする。【選択図】図2

請求項（抜粋）：

圧電素子と、強誘電体素子と、を同一基板上に備える半導体装置において、 前記強誘電体素子を構成する強誘電体膜が、前記圧電素子を構成する圧電体膜の少なくとも一部と同じ材料から形成されていることを特徴とする半導体装置。

IPC (6件)：

H01L 41/08 ,  H01L 21/824 ,  H01L 27/105 ,  H01L 41/09 ,  H01L 41/187 ,  H01L 41/18

FI (5件)：

H01L41/08 D ,  H01L27/10 444B ,  H01L41/08 J ,  H01L41/18 101D ,  H01L41/18 101Z

Fターム (20件)：

2C057AF93 ,  2C057AG44 ,  2C057AG83 ,  2C057AP52 ,  2C057AP57 ,  2C057AP75 ,  2C057AQ02 ,  5F083FR02 ,  5F083GA25 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA18 ,  5F083NA01 ,  5F083PR05 ,  5F083PR23 ,  5F083PR39 ,  5F083PR40