特許

J-GLOBAL ID：201003073368070223

半導体装置の製造方法、半導体装置及び電子装置

発明者： 日詰 徹
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-048955
公開番号（公開出願番号）：特開2010-205877
出願日： 2009年03月03日
公開日（公表日）： 2010年09月16日
要約：

【課題】配線基板に設けられた配線層の配線密度を微細に形成できると共に、半導体素子と配線基板との間の電気的接続信頼性を向上させることのできる半導体装置について、製造方法、半導体装置及び電子装置を提供することを目的とする。【解決手段】板状部材と、半導体素子と、配線基板とを有する半導体装置の製造方法において、板状部材の凹部形成工程(S101)と、半導体素子を凹部の第1角部の近傍に仮接着する半導体素子仮接着工程(S102)と、半導体素子押付け部材の熱膨張により、半導体素子の位置を設定する半導体素子位置設定工程(S103)と、板状部材の樹脂モールド工程(S104)と、板状部材の研削による電極パッド露出工程(S104)と、板状部材の研削された面上に、露出された電極パッドと配線層とを直接接続して積層する配線基板積層工程(S106)とを有する半導体装置の製造方法。【選択図】図2

請求項（抜粋）：

半導体素子を収容する板状部材を有する半導体装置の製造方法において、 前記半導体素子を収容するための、開口部が四角形の凹部を前記板状部材に形成する凹部形成工程と、 前記凹部の底部に接着層を形成し、前記半導体素子を前記凹部の第1角部の近傍に載置し、前記半導体素子の電極パッドの少なくとも一部を前記接着層に埋設させて、前記半導体素子を接着層に仮接着する半導体素子仮接着工程と、 前記半導体素子の位置設定用の半導体素子押付け部材を、前記凹部における前記第1角部に対向する第2角部に形成し、加熱による前記半導体素子押付け部材の膨張により、前記半導体素子を、前記第1角部を形成する二壁面に当接させて位置設定する半導体素子位置設定工程とを含む半導体装置の製造方法。

IPC (5件)：

H01L 23/12 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H05K 1/18

FI (3件)：

H01L23/12 F ,  H01L25/08 Z ,  H05K1/18 Q

Fターム (7件)：

5E336AA04 ,  5E336AA08 ,  5E336BC26 ,  5E336CC32 ,  5E336CC55 ,  5E336GG09 ,  5E336GG30