特許
J-GLOBAL ID：201003075074196795
III-V族半導体光デバイスの製造方法
発明者：
,
出願人/特許権者：
代理人 (5件)：
長谷川 芳樹
, 寺崎 史朗
, 黒木 義樹
, 近藤 伊知良
, 鈴木 英彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-113792
公開番号（公開出願番号）：特開2010-263124
出願日： 2009年05月08日
公開日（公表日）： 2010年11月18日
要約：
【課題】微細構造の形状のばらつきを低減させることが可能なIII-V族半導体光デバイスの製造方法を提供する。【解決手段】このIII-V族半導体光デバイス40の製造方法は、モールド30と半導体層15と対向させる工程S3-3と、モールド30の凹凸パターン30Pと半導体層15の表面15Sの一部15ASの高さ分布を測定する工程S3-5、S3-7と、樹脂層17を形成する工程S3-9と、モールド30の凹凸パターン30Pを樹脂層17に仮想的に押し付けた場合の樹脂層17の残膜厚さR17A、R17B、R17C、R17D、R17Eのばらつきを計算することにより、これらのばらつき量が所定量以下となるモールド30とIII-V族半導体基板3との相対位置関係を決定する工程S3-11とを含む。【選択図】図10
請求項（抜粋）：
III-V族半導体基板上に半導体層を形成する工程と、
ナノインプリント法によって前記半導体層に微細構造を形成するナノインプリント工程と、
を有し、
前記ナノインプリント工程は、
前記微細構造のための凹凸パターンを有するモールドを準備する工程と、
前記モールドと前記半導体層とが離間するように、前記モールドの前記凹凸パターンと前記半導体層の表面の一部とを対向させる対向工程と、
前記モールドの前記凹凸パターンの高さ分布を測定するモールド高さ分布測定工程と、
前記半導体層の前記表面の前記一部の高さ分布を測定する半導体層高さ分布測定工程と、
前記半導体層上に樹脂層を形成する工程と、
前記モールド高さ分布測定工程及び前記半導体層高さ分布測定工程の後に、前記モールドの前記凹凸パターンを前記半導体層の前記表面の前記一部上の前記樹脂層に仮想的に押し付けた場合に、前記凹凸パターンの凸部に対応して形成される前記樹脂層の残膜厚さのばらつきを、前記モールドの前記凹凸パターンの前記高さ分布及び前記半導体層の前記表面の前記一部の前記高さ分布に基づいて計算することにより、当該残膜厚さのばらつき量が所定量以下となるような前記モールドと前記III-V族半導体基板との相対位置関係を決定する相対位置関係決定工程と、
前記モールドと前記III-V族半導体基板が、前記相対位置関係決定工程において決定された前記相対位置関係になるように、前記半導体層の前記表面の前記一部上の前記樹脂層に前記モールドの前記凹凸パターンを押し付ける押し付け工程と、
前記モールドを前記樹脂層に押し付けた状態で、前記半導体層の前記表面の前記一部上の前記樹脂層を硬化させる硬化工程と、
前記硬化工程の後に、前記モールドと前記樹脂層とを離間させる離間工程と、
前記離間工程の後に、前記樹脂層をマスクとして前記半導体層をエッチングすることにより前記半導体層に前記微細構造を形成する工程と、
を含むことを特徴とするIII-V族半導体光デバイスの製造方法。
IPC (3件)：
H01S 5/12
, H01S 5/323
, H01L 21/027
H01S5/12
, H01S5/323
, H01L21/30 502D
5F046AA28
, 5F173AB13
, 5F173AP33
, 5F173AP47
, 5F173AQ10
, 5F173AQ14
, 5F173AR92
