薄膜トランジスタ、表示装置及びこれらの製造方法

発明者： ,
出願人/特許権者：
代理人 (2件)：渡部弘道 , 守谷一雄
公報種別：公開公報
出願番号（国際出願番号）：特願2009-008462
公開番号（公開出願番号）：特開2010-165961
出願日： 2009年01月19日
公開日（公表日）： 2010年07月29日
要約：

【課題】ボトムゲート型自己整合型のTFTにおいて、ゲート電極の幅を最小加工寸法程度の幅とし、寄生容量が小さいTFTを提供する。【解決手段】In、Ga及びZnを含むアモルファス酸化物からなる半導体層に、ゲート電極をマスクにして紫外線を裏面照射することにより、自己整合型のTFTを形成する。紫外線照射された半導体層は紫外線の回折の影響によりゲート電極より少し内側までソース電極、ドレイン電極として機能する程度に高導電化し、チャネル長はゲート電極の幅よりも少し短い長さとなる。これにより、ゲート電極の幅を最小加工寸法程度に短縮することが可能となり、その結果、TFT寄生容量も低減させることができる。【選択図】図1

請求項（抜粋）：

遮光性を備えるゲート電極を基板に形成する第1工程と、該ゲート電極の上にゲート絶縁膜を形成する第2工程と、該ゲート絶縁膜の上にIn、Ga及びZnを含むアモルファス酸化物からなる半導体層を形成する第3工程と、該ゲート電極をシャドーマスクとして紫外線を該半導体層に向けて照射することにより、照射前の該半導体層よりも導電率の高いアモルファスのソース領域又はドレイン領域を構成する第4工程とを含むことを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L 21/336 , H01L 29/786 , G02F 1/136

FI (3件)：

H01L29/78 616N , H01L29/78 618B , G02F1/1368

Fターム (64件)：

2H092HA04 , 2H092JA26 , 2H092JA35 , 2H092JB57 , 2H092JB69 , 2H092KA05 , 2H092KA07 , 2H092KA12 , 2H092KA18 , 2H092KB04 , 2H092MA05 , 2H092MA08 , 2H092MA13 , 2H092MA42 , 2H092NA23 , 2H092NA24 , 2H092PA06 , 2H092QA06 , 2H092QA07 , 5F110AA02 , 5F110AA16 , 5F110AA26 , 5F110BB01 , 5F110BB10 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD07 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE12 , 5F110EE14 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF29 , 5F110FF30 , 5F110GG01 , 5F110GG06 , 5F110GG07 , 5F110GG14 , 5F110GG15 , 5F110GG25 , 5F110GG43 , 5F110HK08 , 5F110HK16 , 5F110HK17 , 5F110HK31 , 5F110HL03 , 5F110HL04 , 5F110HL11 , 5F110HL12 , 5F110HL23 , 5F110NN04 , 5F110NN23 , 5F110NN24 , 5F110NN35 , 5F110NN72 , 5F110QQ12

引用特許：

審査官引用 (1件)

酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
公報種別：公開公報出願番号：特願2007-281386 出願人：富士フイルム株式会社

前のページに戻る