特許
J-GLOBAL ID:201003081949017016
積層チップパッケージおよびその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
,
,
代理人 (2件):
星宮 勝美
, 渡邊 和浩
公報種別:公開公報
出願番号(国際出願番号):特願2009-185554
公開番号(公開出願番号):特開2010-050453
出願日: 2009年08月10日
公開日(公表日): 2010年03月04日
要約:
【課題】正常に動作しないチップに接続された配線に起因する問題を低減しながら、正常に動作しないチップを使用不能にする。【解決手段】積層チップパッケージ1は、複数の階層部分11〜18を含む本体2と、本体2の側面に配置された配線3A,3Bとを備えている。複数の階層部分は、第1の種類の階層部分11〜16,18と、第2の種類の階層部分17とを含んでいる。第1の種類の階層部分と第2の種類の階層部分は、いずれも、半導体チップを含んでいる。第1の種類の階層部分は、それぞれ半導体チップに接続され、配線3A,3Bが配置された本体2の側面に配置された端面を有する複数の電極を含むが、第2の種類の階層部分は、半導体チップに接続されると共に配線3A,3Bが配置された本体2の側面に配置される端面を有する電極を含んでいない。配線3A,3Bは、複数の電極の端面に接続されている。【選択図】図2
請求項(抜粋):
上面、下面および4つの側面を有する本体と、
前記本体の少なくとも1つの側面に配置された配線とを備え、
前記本体は、積層された複数の階層部分を含み、
前記複数の階層部分は、1つ以上の第1の種類の階層部分と、1つ以上の第2の種類の階層部分とを含み、
前記第1の種類の階層部分と第2の種類の階層部分は、いずれも、半導体チップを含み、
前記第1の種類の階層部分は、更に、それぞれ前記半導体チップに接続され、前記配線が配置された前記本体の前記少なくとも1つの側面に配置された端面を有する複数の電極を含むが、前記第2の種類の階層部分は、前記半導体チップに接続されると共に前記配線が配置された前記本体の前記少なくとも1つの側面に配置される端面を有する電極を含まず、
前記配線は、前記複数の電極の端面に接続されていることを特徴とする積層チップパッケージ。
IPC (5件):
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 21/320
, H01L 23/52
FI (2件):
H01L25/08 Z
, H01L21/88 T
Fターム (20件):
5F033HH11
, 5F033MM17
, 5F033PP27
, 5F033PP28
, 5F033QQ07
, 5F033QQ08
, 5F033QQ09
, 5F033QQ13
, 5F033QQ37
, 5F033QQ47
, 5F033RR21
, 5F033RR22
, 5F033RR27
, 5F033TT03
, 5F033UU04
, 5F033VV06
, 5F033VV07
, 5F033VV16
, 5F033XX33
, 5F033XX34
引用特許:
前のページに戻る