特許

J-GLOBAL ID：201003082862424339

化合物半導体装置及びその製造方法

発明者： 山田 敦史
出願人/特許権者： 富士通株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-111262
公開番号（公開出願番号）：特開2010-263011
出願日： 2009年04月30日
公開日（公表日）： 2010年11月18日
要約：

【課題】オン抵抗を低減することができる化合物半導体装置及びその製造方法を提供する。【解決手段】基板上方に、表面が(0001)面の第1の化合物半導体層13b、及び表面が(000-1)面の第2の化合物半導体層13aを互いに接するように形成し、第1の化合物半導体層13b上に第1の化合物半導体層13bよりも格子定数が小さい第3の化合物半導体層14bを形成し、第2の化合物半導体層13a上に第2の化合物半導体層13aよりも格子定数が小さい第4の化合物半導体層14aを形成する。また、前記第1の化合物半導体層に電位を付与する第1の電極、及び前記第2の化合物半導体層に電位を付与する第2の電極を形成する。【選択図】図2

請求項（抜粋）：

基板上方に、表面が(0001)面の第1の化合物半導体層、及び表面が(000-1)面の第2の化合物半導体層を互いに接するように形成する工程と、 前記第1の化合物半導体層上に前記第1の化合物半導体層よりも格子定数が小さい第3の化合物半導体層を形成し、前記第2の化合物半導体層上に前記第2の化合物半導体層よりも格子定数が小さい第4の化合物半導体層を形成する工程と、 前記第1の化合物半導体層に電位を付与する第1の電極、及び前記第2の化合物半導体層に電位を付与する第2の電極を形成する工程と、 を有することを特徴とする化合物半導体装置の製造方法。

IPC (4件)：

H01L 29/861 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812

FI (2件)：

H01L29/91 F ,  H01L29/80 H

Fターム (16件)：

5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GV05 ,  5F102GV06 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC21