特許

J-GLOBAL ID：201003083340556126

半導体装置及び高周波スイッチ回路

発明者： 長岡 正見
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-127429
公開番号（公開出願番号）：特開2010-278110
出願日： 2009年05月27日
公開日（公表日）： 2010年12月09日
要約：

【課題】高周波入力に対して低歪みの半導体装置及び高周波スイッチ回路を提供する。【解決手段】本発明の半導体装置は、絶縁層12上に第2導電型の第3の半導体領域15に接して設けられた第2導電型の第4の半導体領域16と、第3の半導体領域15及び第4の半導体領域16上に設けられた絶縁膜17と、絶縁膜17上に設けられたゲート電極18と、第4の半導体領域16と電気的に接続され直流電圧が印加されるボディ電極23と、を備え、ゲート電極18に閾値電圧以上の電圧が印加されたオン状態で、第4の半導体領域16が空乏化して、ボディ電極23と第3の半導体領域15との間の直流の通過を遮断する。【選択図】図1

請求項（抜粋）：

絶縁層と、 前記絶縁層上に設けられた第1導電型の第1の半導体領域と、 前記絶縁層上に前記第1の半導体領域に対して離間して設けられた第1導電型の第2の半導体領域と、 前記絶縁層上における前記第1の半導体領域と前記第2の半導体領域との間に設けられ、前記第1の半導体領域及び前記第2の半導体領域に接している第2導電型の第3の半導体領域と、 前記絶縁層上に前記第3の半導体領域に接して設けられた第2導電型の第4の半導体領域と、 前記第3の半導体領域及び前記第4の半導体領域上に設けられた絶縁膜と、 前記絶縁膜上に設けられたゲート電極と、 前記第4の半導体領域と電気的に接続され、直流電圧が印加されるボディ電極と、 を備え、 前記ゲート電極に閾値電圧以上の電圧が印加されたオン状態で、前記第4の半導体領域が空乏化して、前記ボディ電極と前記第3の半導体領域との間の直流の通過を遮断することを特徴とする半導体装置。

IPC (4件)：

H01L 29/786 ,  H03K 17/693 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

H01L29/78 626B ,  H03K17/693 A ,  H01L27/04 F

Fターム (28件)：

5F038BG09 ,  5F038CD16 ,  5F038EZ06 ,  5F038EZ20 ,  5F110AA01 ,  5F110AA15 ,  5F110AA30 ,  5F110BB20 ,  5F110CC02 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110EE31 ,  5F110FF02 ,  5F110GG02 ,  5F110GG37 ,  5F110GG60 ,  5F110NN62 ,  5F110NN65 ,  5J055AX05 ,  5J055AX63 ,  5J055BX03 ,  5J055CX03 ,  5J055CX24 ,  5J055DX12 ,  5J055EX07 ,  5J055EY01 ,  5J055GX07