特許

J-GLOBAL ID：201003085134423805

炭化ケイ素MOSFETの反転層移動度を改善する方法

発明者： トーマス、ツェー.レードレ ,  エイナル、オー.スベインビョルンソン ,  ハルドール、オー.オラフソン ,  グドヨン、アイ.グドヨンソン ,  カール、エフ.アリュルスタム
出願人/特許権者： エヌエックスピー ビー ヴィ
代理人 (3件)： 吉武 賢次 ,  橘谷 英俊 ,  関根 毅
公報種別：公表公報
出願番号（国際出願番号）：特願2009-526250
公開番号（公開出願番号）：特表2010-502031
出願日： 2007年08月29日
公開日（公表日）： 2010年01月21日
要約：

SiC基板(12)に基づいて半導体デバイスを製造する方法であって、5×1011cm-2未満の界面近傍トラップ密度を達成するのに十分に高い酸化速度でSiC基板(12)のSi終端面上に酸化物層(14)を形成するステップ(201)と、酸化物形成のステップで形成された深いトラップを不活性化し、それによって、改善された反転層移動度と低減された閾値電圧とを有するSiCベースMOSFET(10)の製造を可能にするために、酸化されたSiC基板を水素含有環境でアニールするステップ(202)とを備える方法。SiC基板のSi面が迅速な酸化を受けると、DTの密度は増加するが、NITの密度は減少することが本発明者等によって見いだされた。本発明によれば、迅速な酸化中に形成された深いトラップは水素アニーリングによって不活性化され、それにより、酸化物上に形成された半導体デバイスの閾値電圧は著しく低減され得る。

請求項（抜粋）：

SiC基板に基づいて半導体デバイスを製造する方法であって、 5×1011cm-2未満の界面近傍トラップ密度を達成するのに十分に高い酸化速度で前記SiC基板のSi終端面上に酸化物層を形成するステップと、 前記酸化物形成のステップで形成された複数の深いトラップを不活性化し、それによって、改善された反転層移動度と低減された閾値電圧とを有するSiCベースMOSFETの製造を可能にするために、前記酸化されたSiC基板を水素含有環境でアニールするステップと を備える方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/316

FI (2件)：

H01L29/78 301B ,  H01L21/316 A

Fターム (21件)：

5F058BA20 ,  5F058BB01 ,  5F058BC02 ,  5F058BC04 ,  5F058BF56 ,  5F058BF63 ,  5F058BH05 ,  5F058BJ01 ,  5F140AA01 ,  5F140AA02 ,  5F140AA06 ,  5F140BA02 ,  5F140BE01 ,  5F140BE07 ,  5F140BE17 ,  5F140BF01 ,  5F140BF04 ,  5F140BF05 ,  5F140BG27 ,  5F140BJ01 ,  5F140BJ05