特許

J-GLOBAL ID：201003093162364272

半導体集積回路およびその製造方法

発明者： 村田 智洋
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2009-005857
公開番号（公開出願番号）：特開2010-165789
出願日： 2009年01月14日
公開日（公表日）： 2010年07月29日
要約：

【課題】伝送線路の損失を低減することが可能な半導体集積回路を提供する。【解決手段】本発明の半導体集積回路は、表面から裏面までを貫通するビアホール107が設けられたサファイア基板101と、サファイア基板101の表面に形成されたAlGaN/GaNエピタキシャル成長層102内の導電層をチャネルとするHFET106と、サファイア基板101の裏面に形成され、ビアホール107を介してHFET106と電気的に接続された入力側信号線109及び出力側信号線110と接地電極108とから構成されるコプレーナ型伝送線路とを備える。【選択図】図1

請求項（抜粋）：

表面から裏面までを貫通するビアホールが設けられた絶縁性基板と、 前記絶縁性基板の表面に形成されたIII族窒化物半導体層内の導電層を電流経路とする半導体素子と、 前記絶縁性基板の裏面に形成され、前記ビアホールを介して前記半導体素子と電気的に接続された信号線と、前記絶縁性基板の裏面に形成された接地電極とから構成されるコプレーナ型伝送線路とを備える 半導体集積回路。

IPC (11件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 29/778 ,  H01L 23/12 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 29/41

FI (8件)：

H01L29/80 G ,  H01L27/04 D ,  H01L29/80 H ,  H01L23/12 301C ,  H01L27/06 F ,  H01L29/80 U ,  H01L21/88 J ,  H01L29/44 L

Fターム (35件)：

4M104AA04 ,  4M104AA09 ,  4M104FF02 ,  4M104GG12 ,  4M104GG13 ,  4M104HH20 ,  5F033GG02 ,  5F033GG03 ,  5F033MM30 ,  5F033VV05 ,  5F033XX00 ,  5F038AZ01 ,  5F038BE07 ,  5F038CA09 ,  5F038CA12 ,  5F038CD05 ,  5F038DF02 ,  5F038EZ02 ,  5F038EZ05 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F102FA00 ,  5F102GA18 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GV03 ,  5F102HC01 ,  5F102HC15