特許
J-GLOBAL ID：201003095842411928
半導体装置および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2009-182296
公開番号（公開出願番号）：特開2010-041057
出願日： 2009年08月05日
公開日（公表日）： 2010年02月18日
要約：
【課題】少なくとも二つの積層された発光チップを含む半導体装置およびその製造方法を提供する。【解決手段】半導体装置は第1半導体層112、第2半導体層116、および第1半導体層112と第2半導体層116との間に位置する第1活性層114を含む第1発光チップ110、第1発光チップ110上に位置し、第3半導体層162、第4半導体層166、および第3半導体層162と第4半導体層166との間に位置する第2活性層116を含む第2発光チップ160、および第1半導体層112と第4半導体層166との間に位置する導電層144を含み、第1半導体層112と第4半導体層166は互いに異なる導電型有する。【選択図】図1A
請求項（抜粋）：
第1半導体層、第2半導体層、および前記第1半導体層と前記第2半導体層との間に位置する第1活性層を含む第1発光チップと、
前記第1発光チップ上に位置し、第3半導体層、第4半導体層、および前記第3半導体層と前記第4半導体層との間に位置する第2活性層を含む第2発光チップと、
前記第1半導体層と前記第4半導体層との間に位置する導電層とを含み、
前記第1半導体層と前記第4半導体層は、互いに異なる導電型を有する半導体装置。
IPC (1件)：
FI (1件)：
Fターム (17件)：
5F041AA21
, 5F041BB09
, 5F041BB25
, 5F041DA04
, 5F041DA07
, 5F041DA09
, 5F041DA13
, 5F041DA19
, 5F041DA35
, 5F041DA39
, 5F041DA43
, 5F041DA82
, 5F041DB07
, 5F041DC83
, 5F041EE11
, 5F041EE23
, 5F041FF11
