特許

J-GLOBAL ID：201003096847772313

半導体集積回路、画像形成装置

発明者： 佐藤 隆一
出願人/特許権者： 株式会社リコー
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-001183
公開番号（公開出願番号）：特開2010-160588
出願日： 2009年01月06日
公開日（公表日）： 2010年07月22日
要約：

【課題】スペクトラム拡散されたクロック信号を動作信号とする場合において、非同期回路の増大を抑えつつスペクトラム拡散の影響が低減された信号を出力することが可能な半導体集積回路、画像形成装置を提供する。【解決手段】スペクトラム拡散されたクロック信号を動作信号とする場合において、非同期回路の増大を抑えつつスペクトラム拡散の影響が低減された信号を出力するために、スペクトラム拡散されたクロック信号とスペクトラム拡散されていないクロック信号とから、スペクトラム拡散の影響を補正する補正信号を生成し、ペクトラム拡散されたクロック信号が供給された回路ブロックの有するカウンタのカウント値を補正信号に基づき補正する。【選択図】図1

請求項（抜粋）：

スペクトラム拡散された第一のクロック信号と、スペクトラム拡散されていない第二のクロック信号とが供給される半導体集積回路であって、 前記第一のクロック信号と前記第二のクロック信号との位相差から前記スペクトラム拡散の影響を補正する補正信号を生成する補正信号生成手段と、 前記第一のクロック信号を動作クロックとして動作して所定の処理を実行する処理実行手段と、を有し、 前記処理実行手段は、 前記第一のクロック信号に同期して動作するカウンタと、 前記カウンタのカウント値を前記補正信号により補正するカウンタ補正手段と、を有する半導体集積回路。

IPC (5件)：

G06F 1/04 ,  H04N 1/04 ,  H04N 1/19 ,  H04N 1/034 ,  B41J 29/00

FI (5件)：

G06F1/04 A ,  H04N1/04 105 ,  H04N1/04 103Z ,  H04N1/034 ,  B41J29/00 S

Fターム (14件)：

2C061AQ05 ,  2C061CP09 ,  2C061HJ10 ,  5C051AA02 ,  5C051CA04 ,  5C051DB02 ,  5C051DB08 ,  5C051DE02 ,  5C072AA03 ,  5C072BA04 ,  5C072FA16 ,  5C072FB08 ,  5C072FB27 ,  5C072XA04