特許

J-GLOBAL ID：201003098604127153

半導体記憶装置と半導体記憶システム

発明者： 柴田 昇
出願人/特許権者： 株式会社東芝
代理人 (20件)： 鈴江 武彦 ,  蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2009-275778
公開番号（公開出願番号）：特開2010-160873
出願日： 2009年12月03日
公開日（公表日）： 2010年07月22日
要約：

【課題】隣接セルの容量結合の影響を抑制でき、且つ高速な書き込みが可能な半導体記憶装置と半導体記憶システムを提供する。【解決手段】第1メモリセルは、1セルにkビットのデータを記憶する。第2メモリセルは、1セルにhビット(h<k)のデータを記憶する。第1メモリセルにiビット(i<=k)のデータを記憶し、第2メモリセルにiビットのデータより生成されるhビット(h<i)のデータを記憶する。【選択図】 図14

請求項（抜粋）：

kビットのデータを記憶する第1メモリセルと、hビット(h<k)のデータを記憶する第2メモリセルを有し、前記第1メモリセルにiビット(i<=k)のデータを記憶し、前記第2メモリセルに前記iビットのデータより生成されるhビット(h<i)のデータを記憶することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 16/04

FI (5件)：

G11C17/00 611G ,  G11C17/00 611F ,  G11C17/00 622E ,  G11C17/00 641 ,  G11C17/00 613

Fターム (15件)：

5B125BA02 ,  5B125BA19 ,  5B125CA14 ,  5B125CA19 ,  5B125DA03 ,  5B125DB02 ,  5B125DE02 ,  5B125DE08 ,  5B125EA05 ,  5B125EA10 ,  5B125EE04 ,  5B125EE19 ,  5B125FA01 ,  5B125FA06 ,  5B125FA10