特許
J-GLOBAL ID:201003098650807096
不揮発性記憶装置、集積回路装置及び電子機器
発明者:
,
,
,
出願人/特許権者:
代理人 (3件):
井上 一
, 竹腰 昇
, 黒田 泰
公報種別:公開公報
出願番号(国際出願番号):特願2009-018045
公開番号(公開出願番号):特開2010-176746
出願日: 2009年01月29日
公開日(公表日): 2010年08月12日
要約:
【課題】システム起動時の待ち時間を短縮することができる不揮発性記憶装置、集積回路装置及び電子機器を提供すること。【解決手段】不揮発性記憶装置は、電気的に書き換え可能な不揮発性の複数のメモリーセル及び複数のビット線が配置される主記憶回路10及び情報記憶回路20と、主記憶回路10及び情報記憶回路20の複数のビット線のうちの対応ビット線の電気的接続をオン状態又はオフ状態にするための選択トランジスターが配置される選択回路30と、情報記憶回路20から情報を読み出すための読み出し回路40と、主記憶回路10にデータを書き込み又は読み出すための入出力回路80とを含み、第1のモードでは選択トランジスターがオフ状態となり、情報記憶回路20からの情報が読み出し回路40により読み出され、主記憶回路10のデータの書き込み又は読み出しが入出力回路80を介して行われる。【選択図】図1
請求項(抜粋):
電気的に書き換え可能な不揮発性の複数のメモリーセル及び複数のビット線が配置される主記憶回路と、
電気的に書き換え可能な不揮発性の複数の情報メモリーセル及び複数のビット線が配置される情報記憶回路と、
前記主記憶回路の前記複数のビット線のうちの対応ビット線と前記情報記憶回路の前記複数のビット線のうちの対応ビット線との電気的接続をオン状態又はオフ状態にするための選択トランジスターが配置される選択回路と、
前記情報記憶回路からの情報を読み出すための読み出し回路と、
前記主記憶回路にデータを書き込む、又は前記主記憶回路からデータを読み出すための入出力回路とを含み、
第1のモードでは、
前記選択回路の前記選択トランジスターがオフ状態となり、前記情報記憶回路からの情報が前記読み出し回路により読み出され、
前記主記憶回路へのデータの書き込み、又は前記主記憶回路からのデータの読み出しが前記入出力回路を介して行われることを特徴とする不揮発性記憶装置。
IPC (6件):
G11C 29/04
, H01L 21/824
, H01L 27/115
, H01L 29/788
, H01L 29/792
, G11C 16/06
FI (4件):
G11C29/00 603J
, H01L27/10 434
, H01L29/78 371
, G11C17/00 639B
Fターム (19件):
5B125BA02
, 5B125CA01
, 5B125DE10
, 5B125EA01
, 5B125EA10
, 5B125EF02
, 5B125EF03
, 5B125FA02
, 5F083EP18
, 5F083EP23
, 5F083EP63
, 5F083EP68
, 5F083GA01
, 5F101BA45
, 5F101BB05
, 5F101BD07
, 5L106AA10
, 5L106CC07
, 5L106GG02
前のページに戻る