小池洋紀

コイケヒロキ | Koike Hiroki

所属機関・部署：
職名：准教授
ホームページURL (2件)： http://db.tohoku.ac.jp/whois/detail/5e81aff24235e813b17f05c8877121be.html , http://db.tohoku.ac.jp/whois/e_detail/5e81aff24235e813b17f05c8877121be.html

研究分野 (1件)：電子デバイス、電子機器

論文 (39件)：

Hiroki Koike, Takaho Tanigawa, Toshinari Watanabe, Takashi Nasuno, Yasuo Noguchi, Mitsuo Yasuhira, Toru Yoshiduka, Yitao Ma, Hiroaki Honjo, Koichi Nishioka, et al. 40 nm 1T-1MTJ 128 Mb STT-MRAM With Novel Averaged Reference Voltage Generator Based on Detailed Analysis of Scaled-Down Memory Cell Array Design. IEEE TRANSACTIONS ON MAGNETICS. 2021. 57. 3
Hiroki KOIKE, Takaho TANIGAWA, Toshinari WATANABE, Takashi NASUNO, Yasuo NOGUCHI, Mitsuo YASUHIRA, Toru YOSHIDUKA, Yitao MA, Hiroaki HONJO, Koichi NISHIOKA, et al. Review of STT-MRAM circuit design strategies, and a 40-nm 1T-1MTJ 128Mb STT-MRAM design practice. 2020 IEEE 31st Magnetic Recording Conference (TMRC). 2020
First demonstration of field-free SOT-MRAM with 0.35 ns write speed and 70 thermal stability under 400°C thermal tolerance by canted SOT structure and its advanced patterning/SOT channel technology. International Electron Device Meeting. 2019. 2019-December
Masanori Natsui, Daisuke Suzuki, Akira Tamakoshi, Toshinari Watanabe, Hiroaki Honjo, Hiroki Koike, Takashi Nasuno, Yitao Ma, Takaho Tanigawa, Yasuo Noguchi, et al. 12.1 An FPGA-Accelerated Fully Nonvolatile Microcontroller Unit for Sensor-Node Applications in 40nm CMOS/MTJ-Hybrid Technology Achieving 47.14μW Operation at 200MHz. Digest of Technical Papers - IEEE International Solid-State Circuits Conference. 2019. 2019-February. 202-204
Masanori Natsui, Daisuke Suzuki, Akira Tamakoshi, Toshinari Watanabe, Hiroaki Honjo, Hiroki Koike, Takashi Nasuno, Yitao Ma, Takaho Tanigawa, Yasuo Noguchi, et al. A 47.14-μW 200-MHz MOS/MTJ-Hybrid Nonvolatile Microcontroller Unit Embedding STT-MRAM and FPGA for IoT Applications. J. Solid-State Circuits. 2019. 54. 11. 2991-3004

MISC (6件)：

H. Sato, H. Honjo, T. Watanabe, M. Niwa, H. Koike, S. Miura, T. Saito, H. Inoue, T. Nasuno, T. Tanigawa, et al. A demonstration of high-performance STT-MRAM by development of unit process and integration process. ICD研究会. 2019
小池洋紀, 三浦貞彦, 本庄弘明, 渡辺俊成, 佐藤英夫, 佐藤創志, 那須野孝, 野口靖夫, 安平光雄, 谷川高穂, et al. 依頼講演適応型リファレンス電圧生成回路を用いた1T1MTJ STT-MRAMセルアレイ設計 (集積回路). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2016. 116. 3. 51-56
小池洋紀, 大澤隆, 池田正二, 羽生貴弘, 大野英男, 遠藤哲郎. CT-1-3 磁気ランダムアクセスメモリ(MRAM)の最新技術動向(CT-1.不揮発メモリの最新技術動向,チュートリアルセッション,ソサイエティ企画). 電子情報通信学会ソサイエティ大会講演論文集. 2014. 2014. 2. "SS-6"-"SS-9"
遠藤哲郎, 大澤隆, 小池洋紀. 招待講演 3次元構造とスピントロニクスによる半導体メモリの新展開. 半導体・集積回路技術シンポジウム講演論文集 = Proceedings of Symposium on Semiconductors and Integrated Circuits Technology. 2013. 77. 35-40
遠藤哲郎, 大澤隆, 小池洋紀, 三浦貞彦, 本庄弘明, 徳留圭一, 池田正二, 羽生貴弘, 大野英男. 依頼講演 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成 (集積回路). 電子情報通信学会技術研究報告 : 信学技報. 2013. 113. 1. 27-32

学位 (1件)：

博士(情報工学) (九州工業大学)

※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。登録・更新については、こちらをご覧ください。

前のページに戻る

小池 洋紀

小池洋紀