文献

J-GLOBAL ID：201102202476525952   整理番号：11A1648356

変化-認識スケジューリングおよび最適コアマッピングを有する45nm 48-コア IAプロセッサ

A 45nm 48-Core IA Processor with Variation-Aware Scheduling and Optimal Core Mapping

著者 (7件)： DIGHE Saurabh (Intel Corp.) ,  GUPTA Sumeet (Purdue Univ.) ,  DE Vivek (Intel Corp.) ,  VANGAL Sriram (Intel Corp.) ,  BORKAR Nitin (Intel Corp.) ,  BORKAR Shekhar (Intel Corp.) ,  ROY Kaushik (Purdue Univ.)
資料名： Digest of Technical Papers. Symposium on VLSI Circuits  (Digest of Technical Papers. Symposium on VLSI Circuits)
巻： 2011  ページ： 250-251  発行年： 2011年 
JST資料番号： W0767A  ISSN： 2158-5601  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 技術スケーリングによってより多くの小さなコアがより大きなダイ上に集積され,ダイ内デバイスのパラメータ変化を悪化させた結果,コアツーコアFmax(最大動作周波数)と漏れ電力を拡大させた。Fmaxと漏れ電力はダイ上の最遅コアに制限されるメニーコア・プロセッサの性能/エネルギー効率を劣化させるが,VA-DVFS(変化認識-電圧周波数スケーリング)および最適コアマッピングによってその影響を軽減できる。VA-DVFSスキームによるエネルギー利得について記述し,45nm 48-コア IAプロセッサにおけるダイ内コアツーコアFmax,漏れ電力/熱の変化を計測した。工業標準ベンチマークによる測定は,提案VA-DVFS/最適コアマッピングスキームがコア計算エネルギーを最大21%,チップエネルギーを最大14.5%削減することを示した。VA-DVFSの最善利用には,最適電圧領域分割,熱センサネットワークなどの設計上の考察が重要になる。

シソーラス用語： スケジューリング ,  写像 ,  周波数領域 ,  *マイクロプロセッサ ,  漏れ電流 ,  *スケーリング【計数】 ,  *省エネルギー ,  電気測定 ,  性能評価 ,  ベンチマーク ,  熱量測定
準シソーラス用語： マッピング ,  漏れ電力 ,  メニーコア・プロセッサ

分類 (1件)： 専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (5件)： スケジューリング ,  コア ,  マッピング ,  IA ,  プロセッサ