文献

J-GLOBAL ID：201102204266717428   整理番号：11A0005011

リセスゲートと低動作電圧をもつ溶液プロセスで作製したZTO TFT

Solution-Processed ZTO TFTs With Recessed Gate and Low Operating Voltage

著者 (3件)： LEE Chen-Guan (Univ. Texas at Austin, TX, USA) ,  DUTTA Soumya (Univ. Texas at Austin, TX, USA) ,  DODABALAPUR Ananth (Univ. Texas at Austin, TX, USA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 31  号： 12  ページ： 1410-1412  発行年： 2010年12月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 溶液プロセスによる低電圧5V動作の酸化亜鉛スズ(ZTO)薄膜トランジスタの作製を実証した。パターニングしたボトムゲート電極を用い,high-k誘電体ZrO₂とZTO能動層とをスピンコーティング法で作製した。ゲート電極のリセス埋め込みの有無でデバイス性能を比較し,上部薄膜におよぼす下地段差の影響を調べた。ゲートをリセス構造とし下地を平坦化することで,TFTのサブ閾値スロープとオフ電流が大幅に向上した。

シソーラス用語： *薄膜トランジスタ ,  酸化ジルコニウム ,  金属酸化物 ,  *スピンコーティング ,  電圧 ,  ゲート【半導体】 ,  素子構造 ,  パターン形成 ,  電流電圧特性 ,  *化合物半導体
準シソーラス用語： リセス構造 ,  *酸化亜鉛スズ ,  低電圧 ,  平坦化

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 動作電圧 ,  溶液 ,  プロセス ,  作製 ,  TFT