文献

J-GLOBAL ID：201102205571133416   整理番号：11A0601427

先端RFアナログ回路応用のための単純CMOSプロセスコンパチブル高性能並列積層型スパイラルインダクタ

A simple CMOS process compatible high performance parallel-stacked spiral inductor for advanced RF analog circuit applications

著者 (6件)： CHEN S.m. (VLSI Technol. Lab., Inst. of Microelectronics, Dep. of Electrical Engineering, National Cheng Kung Univ., 701 Tainan ...) ,  FANG Y.k. (VLSI Technol. Lab., Inst. of Microelectronics, Dep. of Electrical Engineering, National Cheng Kung Univ., 701 Tainan ...) ,  LIN C.s. (Dep. of Electronic Engineering, Fortune Inst. of Technol., Kaohsiung, Taiwan) ,  CHIANG Y.t. (VLSI Technol. Lab., Inst. of Microelectronics, Dep. of Electrical Engineering, National Cheng Kung Univ., 701 Tainan ...) ,  JUANG F.r. (VLSI Technol. Lab., Inst. of Microelectronics, Dep. of Electrical Engineering, National Cheng Kung Univ., 701 Tainan ...) ,  LIN C.i. (VLSI Technol. Lab., Inst. of Microelectronics, Dep. of Electrical Engineering, National Cheng Kung Univ., 701 Tainan ...)
資料名： Materials Science in Semiconductor Processing  (Materials Science in Semiconductor Processing)
巻： 13  号： 3  ページ： 189-192  発行年： 2010年09月 
JST資料番号： W1055A  ISSN： 1369-8001  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 独特な構造の高Qオンチップインダクタが0.13μm CMOSコンパチブルプロセスで初めて作製された。この独特な構造は,並列積層型で,金属層間に線路ビアがあり,従来の底部信号パッドの代わりにインダクタのアンダパスとして頂部信号パッドを使用している。これらの構造の利点は,抵抗を低減でき,Q値が高く,作製プロセスが単純で,チップ面積が小さいことである。実験の結果,並列に四つの金属層を含み,金属幅が15μmでワイヤ数が5.5ターンで面積が204×240μm²の構造に対して,ピークQおよびピークQ周波数の測定値としてそれぞれ7.06および1.8GHzが得られることが分った。これらの結果は,先端移動通信応用への可能性が高い。Copyright 2011 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *Q値 ,  *CMOS構造 ,  *薄膜インダクタ ,  螺旋状 ,  *アナログ集積回路 ,  並列接続 ,  *積層構造 ,  半導体チップ ,  パッド
準シソーラス用語： スパイラルインダクタ

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： RF ,  アナログ回路 ,  応用 ,  CMOSプロセス ,  高性能 ,  スパイラルインダクタ