文献
J-GLOBAL ID:201102206490984655   整理番号:11A1155031

パルスDopplerレーダ車両検出器のためのメモリ効率の良いハードウェアアーキテクチャ

A Memory-Efficient Hardware Architecture for a Pulse Doppler Radar Vehicle Detector
著者 (2件):
資料名:
巻: E94-A  号:ページ: 1210-1213 (J-STAGE)  発行年: 2011年 
JST資料番号: F0699C  ISSN: 0916-8508  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本稿で,著者らはハードウェアの複雑さを低減するためパルスDopplerレーダのためのメモリ効率の良い構造を提案した。在来のパルスDopplerレーダはターゲットの速度を抽出するため全区域のセルの高速周波数変換(FFT)により計算された。著者らは,この方法が全区域のセルのためのFFTプロセスを実行するため大量のメモリを必要とすることを観測した。それ故,全区域のセルの速度を検出する代わりに,提案したアーキテクチャは,移動ターゲットに関連するセルを使うことによりターゲットの速度を抽出した。著者らのシミュレーションと実験により,この提案したアーキテクチャの検出性能は,93.5%で,そして提案した構造は在来の構造と比較して66.2%までハードウェアの複雑さを低減できた。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
レーダ  ,  記憶装置 
引用文献 (12件):
もっと見る
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る