文献
J-GLOBAL ID:201102209273777667   整理番号:11A1265861

FPGAベースのハードウェアコントローラを使用した100kHzの単相系統連系インバータのマルチレートデッドビート制御

Multirate Deadbeat Control for 100kHz Single Phase Utility Interactive Inverter with FPGA Based Hardware Controller
著者 (2件):
資料名:
巻: 131  号:ページ: 1042-1048 (J-STAGE)  発行年: 2011年 
JST資料番号: X0451A  ISSN: 0913-6339  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
FPGAハードウェア制御装置によるマルチレートデッドビート制御法に基づく,商用系統で動作する100kHzキャリアのPWMインバータのため電流制御法について検証する。分散型電力システムの普及とともに,商用系統と相互運転されるインバータの制御精度の要求がより厳しくなっている。デッドビート制御は出力電圧ないし電流をサンプリング時において参照値に一致させることを保証する一手法である。すなわち,この制御法を商用系統と相互運転されるインバータに採用することは,通常のPI制御と比較して小さなLCフィルタ部品でシステムの応答がより改善される。商用系統と相互運転されるインバータに対する電流制御法として,マルチレートデッドビート,単一レートデッドビート制御およびPI制御法が比較された。マルチレートデッドビート制御は,通常の単一レートデッドビート制御およびPI制御と比較してトラッキング精度を改善する。シミュレーションと実験により利点と欠点が論じられている。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
電力変換器 
引用文献 (16件):
もっと見る

前のページに戻る