文献

J-GLOBAL ID：201102210359694061   整理番号：11A1429208

ネットワークオンチップのための高度な適応と効率的なルータアーキテクチャ

A Highly Adaptive and Efficient Router Architecture for Network-on-Chip

著者 (2件)： AHMADINIA Ali (Glasgow Caledonian Univ., Glasgow, GBR) ,  SHAHRABI Alireza (Glasgow Caledonian Univ., Glasgow, GBR)
資料名： Computer Journal  (Computer Journal)
巻： 54  号： 8  ページ： 1295-1307  発行年： 2011年08月 
JST資料番号： D0002B  ISSN： 0010-4620  CODEN： CMPJA  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 従来のバスに基づく通信媒体は将来のマルチコアシステムの通信要求を達成するのにボトルネックとなるので,ネットワークオンチップ(NoC)が検討されている。本論文では,NoCにおけるサービス品質を向上させ,利用できるハードウェア資源を効率的に利用するためにトラフィックを考慮した適応型ルータを提案した。異なる時間に異なるトラフィックパターンを持つような異種システムオンチップアーキテクチャでは非常に資源効率が悪くなるので,ルータにおけるすべての入力チャネルで共有できる適応的なリングバッファ構造を用い,各チャネルのトラフィックレートによってランタイムでバッファサイズを割り当てた。具体的には,障害が生じたバッファサイズパラメータを除外し,最適なネットワーク品質のサービス要求に適応したパラメータを動的に選択した。RTL(Register Transfer Level)実装の結果,他の静的な適応型ルータと比べて面積は増大するが,電力消費を最大50%,メモリオーバヘッドを1/5に削減できた。また,シミュレーション実験では受入れトラフィックレートの向上と平均メッセージ待ち時間の削減によって,従来のルータの20%以上のサステンド負荷が改善された。

シソーラス用語： *ルータ【通信】 ,  *相互結合網 ,  マイクロプロセッサ ,  *マルチプロセッサシステム ,  トラヒック処理 ,  適応系 ,  バッファ方式 ,  最適化 ,  パラメタリゼーション ,  電力消費 ,  待ち時間 ,  *省エネルギー
準シソーラス用語： *ネットワークオンチップ ,  *マルチコアプロセッサ

分類 (3件)： 電話・データ通信・交換一般  (ND11010T) ,  ディジタル計算機方式一般  (JC02010O) ,  エネルギー消費・省エネルギー  (LD01000B)

タイトルに関連する用語 (4件)： ネットワークオンチップ ,  適応 ,  ルータ ,  アーキテクチャ