文献

J-GLOBAL ID：201102217438551033   整理番号：11A0160336

OSCAR API標準解釈系を用いたParallelizable Cプログラムの評価

Evaluation of Parallelizable C Programs by the OSCAR API Standard Translator

著者 (6件)： 佐藤卓也 (早稲田大 基幹理工) ,  見神広紀 (早稲田大 基幹理工) ,  林明宏 (早稲田大 基幹理工) ,  間瀬正啓 (早稲田大 基幹理工) ,  木村啓二 (早稲田大 基幹理工) ,  笠原博徳 (早稲田大 基幹理工)
資料名： 情報処理学会研究報告(CD-ROM)
巻： 2010  号： 4  ページ： ROMBUNNO.ARC-191,2  発行年： 2010年12月15日 
JST資料番号： Z0031C  ISSN： 2186-2583  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では種々の組み込みプロセッサ上でOSCAR(Optimally Scheduled Advanced Multiprocessor)コンパイラが並列化したCあるいはFortranプログラムを動作させることを可能とするOSCAR APIを各マルチコア用のライブラリコールに変換するOSCAR API標準解釈系を提案する。このOSCAR API標準解釈系を用いることにより,OSCARコンパイラが出力したプログラムは各コア用のライブラリコール入りCあるいはFortranプログラムになり対象マルチコア内のシングルコア用コンパイラを用いて簡単にバイナリを生成し,各マルチコア上でDMAや電力制御機能を含めて実行することができる。このOSCAR API標準解釈系を用いてOSCARコンパイラにより並列化されたParallelizable Cプログラムの評価を行った。その結果,逐次実行時と比較して,2コア集積のマルチコアであるIBM Power5+を4基搭載した8コアSMPサーバであるIBM p5 550Qにおいて平均5.61倍,4コア集積のマルチコアであるIntel Xeon5506プロセッサを2基搭載した8コアSMPサーバにおいて平均4.43倍,SH-4Aコアベースの情報家電用マルチコアRP2の4コアを使用したSMP実行モードにおいて平均3.34倍の性能向上が得られた。(著者抄録)

シソーラス用語： システムインタフェイス ,  *並列化 ,  FORTRAN ,  C言語 ,  *コンパイラ ,  ライブラリ【計算機】 ,  マイクロプロセッサ ,  マルチプロセッサシステム ,  電力制御 ,  データ転送 ,  性能評価 ,  情報家電
準シソーラス用語： API【計算機】 ,  マルチコアプロセッサ ,  DMA

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  言語プロセッサ  (JD03040F)

タイトルに関連する用語 (3件)： API ,  標準 ,  評価