文献

J-GLOBAL ID：201102218220946091   整理番号：11A0729498

単一キャパシタ内での二重ビット処理による電荷再分布DAC

Charge-redistribution DAC with double bit processing in single capacitor

著者 (4件)： YANG S.H. (Korea Univ., Seoul, KOR) ,  LEE K.S. (Univ. Akron, OH, USA) ,  KIM S. (Korea Univ., Seoul, KOR) ,  LEE Y.M. (Sun Moon Univ., Chungnam, KOR)
資料名： Electronics Letters  (Electronics Letters)
巻： 47  号： 5  ページ： 312-313  発行年： 2011年03月03日 
JST資料番号： A0887A  ISSN： 0013-5194  CODEN： ELLEAK  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： スイッチドキャパシタ回路と差動増幅器を用いた8ビット電荷再分布DA変換器(DAC)を開発した。フェーズ1中にサンプリングキャパシタ(SC)内で上位ビット電荷をサンプリングし,フェーズ2で同一キャパシタに下位ビット電荷を注入する。単一キャパシタ内で二重のビット処理を行うので,変換時間に影響せずに従来の二値加重DACに比べてキャパシタ面積を1/16に低減できた。0.18μm CMOS集積回路を試作した。

シソーラス用語： *DA変換器 ,  *電荷 ,  *再分布 ,  差動増幅器 ,  キャリア注入 ,  面積 ,  コンデンサ
準シソーラス用語： CMOS集積回路 ,  サンプリング【標本化】 ,  スイッチトキャパシタ回路 ,  低減 ,  電子回路設計

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： キャパシタ ,  ビット ,  電荷再分布 ,  DAC