4x4MIMO-OFFDM受信器のためのスケーラブルなパイプラインMMSE MIMO検出装置のVLSIインプリメンテーション

YOSHIZAWA Shingo; IKEUCHI Hirokazu; MIYANAGA Yoshikazu

文献

J-GLOBAL ID：201102218311172773 整理番号：11A0156657

4x4MIMO-OFFDM受信器のためのスケーラブルなパイプラインMMSE MIMO検出装置のVLSIインプリメンテーション

VLSI Implementation of a Scalable Pipeline MMSE MIMO Detector for a 4×4 MIMO-OFDM Receiver

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=11A0156657&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=11A0156657&from=J-GLOBAL&jstjournalNo=F0699C") }}

著者 (3件)： , ,
資料名：
巻： E94-A 号： 1 ページ： 324-331 発行年： 2011年01月01日
JST資料番号： F0699C ISSN： 0916-8508 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

MIMO-OFFDMは大きい計算コストにより,MIMO検出における高速計算を必要とする副搬送波ベースで信号検出を実行する。MIMO検出装置の従来の設計は,副搬送波の数に比例して処理時間を増加して,大数の副搬送波のためにリアルタイム処理に困難を有する。先行研究で提示された完全なパイプラインMMSE MIMO検出装置が,高速計算を提供できる。しかしながら,それは,少ない数の副搬送波に対して,回路スケールが過度である傾向がある。直交FDMシステムの多機種に応じて,反復演算の数を調整することによって,回路スケールを減少させるための,新しい拡大縮小が可能な構造を提案する。提案された検出装置は許容できる待ち時間を提供するのにおいて,前のデザインで約1/2対1/7まで回路の面積を減少させた。(翻訳著者抄録)

, , , , ,
, , ,

計算機網 , 半導体集積回路

引用文献 (17件)：

Draft amendment to wireless LAN media access control (MAC) and physical layer (PHY) specifications : Enhancements for higher throughput. IEEE P802.11n/D4.00. 2008
DE ROLF, V. 802.11ac Usage Models Document. doc. : IEEE802.11-09/0161r2. 2009
JUNGNICKEL, V. 1 Gbit/s MIMO-OFDM transmission experiments. IEEE Vehicular Technology Conference (VTC), Sept. 2005. 2005, 2, 25-28
EILERT, J. Efficient complex matrix inversion for MIMO software defined radio. IEEE International Symposium on Circuits and Systems (ISCAS), May, 2007. 2007, 2610-2613
BURG, A. Algorithm and VLSI architecture for linear MMSE detection in MIMO-OFDM systems. IEEE International Symposium on Circuits and Systems (ISCAS), May, 2006. 2006, 4102-4105

, , , , ,

前のページに戻る