文献

J-GLOBAL ID：201102221734335505   整理番号：11A0295874

3次元集積に対するSi貫通ビアとコプレーナ導波路のRFキャラクタリゼーションと解析モデリング

RF Characterization and Analytical Modelling of Through Silicon Vias and Coplanar Waveguides for 3D Integration

著者 (5件)： LAMY Yann P. R. (NXP Semiconductors Res., Eindhoven, NLD) ,  JINESH K. B. (NXP Semiconductors Res., Eindhoven, NLD) ,  ROOZEBOOM Fred (NXP Semiconductors Res., Eindhoven, NLD) ,  GRAVESTEIJN Dirk J. (NXP Semiconductors Res., Eindhoven, NLD) ,  BESLING Wim F. A. (NXP Semiconductors Res., Eindhoven, NLD)
資料名： IEEE Transactions on Advanced Packaging  (IEEE Transactions on Advanced Packaging)
巻： 33  号： 4  ページ： 1072-1079  発行年： 2010年11月 
JST資料番号： W0590A  ISSN： 1521-3323  CODEN： ITAPFZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Si貫通ビア(TSV)は通常の2次元集積回路のRC遅延,熱発生ならびに電力消費などの問題を軽減する魅力的な技術として出現し,3次元集積回路技術として関心を持たれている。本研究ではSiインターポーザ中の高アスペクト比TSVを製作し,3次元相互接続用として直流並びぬ無線周波数(RF)領域でキャラクタライズした。このTSVはCu電気メッキ法でCuを充填し,ウエハ裏面ノ各種配線長によって標準的コプレーナ導波路(CPW)に仕上げて詳細なRF解析を可能にした。この解析結果に基きTSVに対する先端モデルを開発した。このモデルは電気的データの解釈,ならびにマイクロ波領域におけるあらゆるシステムインパッケージ用のレイアウトと3次元集積の最適化に有用である。

シソーラス用語： *コプレーナ導波路 ,  *解析モデル ,  マイクロ波集積回路 ,  バイアホール ,  固体回路部品 ,  ICパッケージ
準シソーラス用語： *Si貫通ビア ,  インターポーザ ,  システムインパッケージ ,  立体回路

分類 (2件)： 固体デバイス材料  (NC03020K) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (8件)： 3次元 ,  集積 ,  Si貫通ビア ,  コプレーナ導波路 ,  RF ,  キャラクタリゼーション ,  解析 ,  モデリング