文献

J-GLOBAL ID：201102222533406036   整理番号：11A1455013

90nm CMOSによる28GS/s 6b擬似分割電流ステアリングDAC

A 28GS/s 6b Pseudo Segmented Current Steering DAC in 90nm CMOS

著者 (5件)： ALPERT T. (Univ. Stuttgart, Stuttgart, DEU) ,  LANG F. (Univ. Stuttgart, Stuttgart, DEU) ,  FERENCI D. (Univ. Stuttgart, Stuttgart, DEU) ,  GROEZING M. (Univ. Stuttgart, Stuttgart, DEU) ,  BERROTH M. (Univ. Stuttgart, Stuttgart, DEU)
資料名： IEEE MTT-S International Microwave Symposium Digest  (IEEE MTT-S International Microwave Symposium Digest)
巻： 2011 Vol.3  ページ： 1488-1492  発行年： 2011年 
JST資料番号： A0636A  ISSN： 0149-645X  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 擬似分割アーキテクチャと2重時間インタリーブ方法を組み合せた6ビット電流ステアリングデジタル/アナログ変換器(DAC)により,最小14GHzの出力帯域幅で最高28GS/sのサンプリング速度を可能にした。その消費電力は-2.5V電源で2.25Wであった。また,その積分非線形性(INL)と微分非線形性(DNL)は,各々,0.8LSBと1LSBであった。25GS/sでの推定実効ビット数(ENOB)は,DCとNyquist周波数で,各々,5.5ビットと4.6ビットであった。標準90nm CMOS技術により,0.063mm²のコア面積を有するDACチップを実現した。このDACは,DSPとの集積化に適し,先端ディジタル変調方法を用いた送信器用に応用ができる。

シソーラス用語： *CMOS構造 ,  切換 ,  *DA変換器 ,  回路分割 ,  インタリービング ,  信号処理 ,  *半導体集積回路 ,  半導体チップ
準シソーラス用語： 電流ステアリング

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： CMOS ,  擬似 ,  電流ステアリング ,  DAC