文献

J-GLOBAL ID：201102227706910713   整理番号：11A1273517

広帯域デジタル受信機における可変帯域幅デジタルダウンコンバータのFPGA実装

An FPGA implementation of variable-bandwidth digital down-converter in wideband digital receiver

著者 (3件)： Wang Xiao (School of Electronic Engineering, Univ. of Electronic Sci. and Technol. of China, Chengdu) ,  Xia Wei (School of Electronic Engineering, Univ. of Electronic Sci. and Technol. of China, Chengdu) ,  Han Chunlin (School of Electronic Engineering, Univ. of Electronic Sci. and Technol. of China, Chengdu)
資料名： Dianzi Jishu Yingyong  (Dianzi Jishu Yingyong)
巻： 36  号： 7  ページ： 27-30  発行年： 2010年 
JST資料番号： C2505A  ISSN： 0258-7998  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： デジタルダウンコンバータは,広帯域デジタル受信機の重要部分である。広帯域デジタル受信機に適する可変帯域幅デジタルダウンコンバータ(VB-DDC)を,FPCAチップStratix II EP2S60F672C4に実装した。VB-DDCは,従来のデジタルダウンコンバージョン構成と多相フィルタ構成の優位性を組合わせて,入力IF信号に対する効率的高速処理を実現し,そして,広い範囲で柔軟に信号処理の帯域幅を構成することができた。ハードウェア試験結果は,本設計の有効性を示した。Data from the ScienceChina, LCAS. Translated by JST

シソーラス用語： *分周器 ,  FPGA ,  広帯域 ,  受信機 ,  帯域幅 ,  実装 ,  周波数逓降 ,  ハードウェア試験 ,  フィルタ
準シソーラス用語： *ダウンコンバータ ,  ダウンコンバージョン

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (6件)： 広帯域 ,  デジタル受信機 ,  帯域幅 ,  デジタル ,  ダウンコンバータ ,  FPGA実装