文献

J-GLOBAL ID：201102235052264348   整理番号：11A0131244

バックグラウンド較正を有する16ビット250MS/s IFサンプリングパイプラインADC

A 16-bit 250-MS/s IF Sampling Pipelined ADC With Background Calibration

著者 (14件)： ALI Ahmed M. A. (Analog Devices, Inc., NC, USA) ,  MORGAN Andrew (Analog Devices, Inc., NC, USA) ,  DILLON Christopher (Analog Devices, Inc., NC, USA) ,  PATTERSON Greg (Analog Devices, Inc., NC, USA) ,  PUCKETT Scott (Analog Devices, Inc., NC, USA) ,  BHORASKAR Paritosh (Analog Devices, Inc., NC, USA) ,  DINC Huseyin (Analog Devices, Inc., NC, USA) ,  HENSLEY Mike (Analog Devices, Inc., NC, USA) ,  STOP Russell (Analog Devices, Inc., NC, USA) ,  BARDSLEY Scott (Analog Devices, Inc., NC, USA) ,  LATTIMORE David (Analog Devices, Inc., NC, USA) ,  BRAY Jeff (Analog Devices, Inc., NC, USA) ,  SPEIR Carroll (Analog Devices, Inc., NC, USA) ,  SNEED Robert (Analog Devices, Inc., NC, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 45  号： 12  ページ： 2602-2612  発行年： 2010年12月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 16ビット250MS/s パイプラインアナログ-ディジタル変換器(ADC)を述べた。このADCは,最先端のものより5~10dB良いスプリアスフリーダイナミックレンジ(SFDR)性能を可能にする入力バッファ線形化技術を使用し,他方で,50から70%まで電力消費を低減した。さらに,和ノードサンプリング(SNS)バックグラウンド較正アルゴリズムを使用し,第一段増幅器の電力消費を低減した。バックグラウンド較正の妥当性を実証し,入力バッファの有る場合と無い場合におけるADC全体のシリコン性能を述べた。

シソーラス用語： *AD変換器 ,  キャリブレーション ,  *パイプライン演算 ,  サンプル・ホールド回路 ,  *BiCMOS ,  緩衝回路 ,  中間周波数 ,  *信号標本化 ,  電力消費 ,  雑音特性 ,  SN比 ,  ダイナミックレンジ ,  利得
準シソーラス用語： バックグラウンド修正 ,  SNDR ,  SFDR

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： バックグラウンド ,  較正 ,  サンプリング ,  パイプラインADC