文献

J-GLOBAL ID：201102238085984485   整理番号：11A1295409

カスコード構造によるCMOS論理回路の低電力化

Low-power CMOS logic circuits consisting of stack structure

著者 (4件)： 久保圭史 (北大 量子集積エレクトロニクス研セ) ,  池辺将之 (北大 大学院情報科学研究科) ,  雨宮好仁 (北大 大学院情報科学研究科) ,  佐野栄一 (北大 大学院情報科学研究科)
資料名： 映像情報メディア学会技術報告
巻： 35  号： 28(IST2011 44-50)  ページ： 13-18  発行年： 2011年07月14日 
JST資料番号： S0209A  ISSN： 1342-6893  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： センサネットワークLSIやRFIDなどでは,小型の電池で長期の動作を要求されることが多い。したがって,CMOS論理回路を使用するときは電圧を下げて低電力化する必要がある。しかし,低電力動作のための回路電圧(0.3-0.5V)は電池電圧(1.5-3V)よりかなり低く,降圧するときの損失が避けられない。ここでは,電池エネルギーを有効利用するために,降圧なしで低電圧CMOS論理回路を動作させるカスコード構成法を提案する。(著者抄録)

シソーラス用語： *論理回路 ,  *CMOS構造 ,  縦続接続 ,  消費電力 ,  電池 ,  再利用 ,  電荷 ,  擬似乱数 ,  乱数発生器 ,  *省エネルギー技術 ,  *MOS構造 ,  *節約
準シソーラス用語： *省エネルギー ,  カスコード ,  低電力化 ,  電荷再利用

分類 (3件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T) ,  エネルギー消費・省エネルギー  (LD01000B)

タイトルに関連する用語 (3件)： カス ,  CMOS論理回路 ,  低電力化