文献

J-GLOBAL ID：201102243154027459   整理番号：11A1195130

ライトスルーキャッシュの書込合体の設計と検証

A Write Coalescing Design and Verification for Write-Through Cache

著者 (3件)： MEI Kuizhi (Inst. of Artificial Intelligence and Robotics, Xi’an Jiaotong Univ., Shaanxi, Xi’an) ,  LI Guohui (Inst. of Artificial Intelligence and Robotics, Xi’an Jiaotong Univ., Shaanxi, Xi’an) ,  ZHANG Bin (Inst. of Artificial Intelligence and Robotics, Xi’an Jiaotong Univ., Shaanxi, Xi’an)
資料名： Xi’an Jiaotong Daxue Xuebao  (Xi'an Jiaotong Daxue Xuebao)
巻： 44  号： 4  ページ： 1-4  発行年： 2010年 
JST資料番号： W0363A  ISSN： 0253-987X  CODEN： HCTPDW  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ライトスルーキャッシュ用の書込合体設計を提案して,オンチップバッファを用いる,アプリケーションプロセッサの性能を改善した。SDRAM(同期ダイナミックランダムアクセスメモリ)の同じ行にある局所データ用の,書込合体法を設計し,SDRAMとオンチップバッファの単一書込モードを用いることによって,アクセス効率を改善した。単一または複数キャッシュデータの,読出しまたは書き込み用のコヒーレンス法についても述べた。Leon2プロセッサのRTL(レジスタ伝送言語)シミュレーション環境において,mp3復号化データのシミュレーションを実行した。このシミュレーション結果は,オンチップバッファを3行と8列で最適化したとき,各行予備チャージ後に,平均7.8ワードをSDRAMに書込み,アクセス効率が100MHzにおいて12%から19%に増加することを示し,また,TSMC0.18μmプロセス下で,提案した設計の面積が0.263mm2であることを示した。Data from the ScienceChina, LCAS. Translated by JST

シソーラス用語： *キャッシュメモリ ,  *データ書込 ,  *超小形回路技術 ,  バッファメモリ ,  応用プログラム ,  演算プロセッサ ,  DRAM ,  コヒーレンス ,  計算機シミュレーション ,  中国西北部
準シソーラス用語： RTL ,  SDRAM ,  アクセス ,  アプリケーション ,  *オンチップ ,  コヒーレンス性 ,  プロセッサ

分類 (2件)： 記憶方式  (JC02040V) ,  制御方式  (JC02030K)

タイトルに関連する用語 (4件)： 書込 ,  合体 ,  設計 ,  検証