文献

J-GLOBAL ID：201102249425340679   整理番号：11A1648295

APS-CフォーマットCMOSイメージセンサ用完全列インラインTDCアーキテクチャに対するディジタルCDS方式

A Digital CDS Scheme on Fully Column-Inline TDC Architecture for An APS-C Format CMOS Image Sensor

著者 (10件)： TAKAHASHI Tomohiro (Sony Corp., Kanagawa, JPN) ,  UI Hiroki (Sony Corp., Kanagawa, JPN) ,  TAKATORI Nozomu (Sony LSI Design Inc., Nagasaki, JPN) ,  SANADA Shingo (Sony LSI Design Inc., Nagasaki, JPN) ,  HAMAMOTO Takeshige (Sony LSI Design Inc., Nagasaki, JPN) ,  NAKAYAMA Hideo (Sony LSI Design Inc., Nagasaki, JPN) ,  MORIYAMA Yusuke (Sony Corp., Kanagawa, JPN) ,  AKAHIDE Miho (Sony Corp., Kanagawa, JPN) ,  UENO Takahisa (Sony Corp., Kanagawa, JPN) ,  FUKUSHIMA Noriyuki (Sony Corp., Kanagawa, JPN)
資料名： Digest of Technical Papers. Symposium on VLSI Circuits  (Digest of Technical Papers. Symposium on VLSI Circuits)
巻： 2011  ページ： 90-91  発行年： 2011年 
JST資料番号： W0767A  ISSN： 2158-5601  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 列インライン時間ディジタル変換器(TDC)に適するディジタル相関二重サンプリング(CDS)方式を提案した。計数器と遅延線内挿による測定を行う列並列TDCは分解能と雑音低減能を落とさずに高速AD変換を実現でき,高速読出しを可能にした。0.18μmプロセスを用いてASP-CフォーマットCMOSイメージセンサを試作した。

シソーラス用語： *イメージセンサ ,  データフォーマット ,  信号標本化 ,  相関 ,  行列 ,  インライン処理 ,  AD変換 ,  高速化 ,  システムアーキテクチャ ,  規格 ,  並列処理
準シソーラス用語： *CMOSイメージセンサ ,  時間ディジタル変換器 ,  読出回路 ,  二重化

分類 (1件)： 撮像・録画装置  (ND12032E)

タイトルに関連する用語 (8件)： APS-C ,  フォーマット ,  CMOSイメージセンサ ,  インライン ,  TDC ,  アーキテクチャ ,  ディジタル ,  CdS