文献

J-GLOBAL ID：201102253023207040   整理番号：11A0861102

電子後方散乱回折を用いる三次元チップスタッキング用の銅めっきスルーシリコンビアの構造と粒径の研究

Texture and Grain Size Investigation in the Copper Plated Through-Silicon via for Three-Dimensional Chip Stacking Using Electron Backscattering Diffraction

著者 (5件)： KADOTA Hiroyuki (Ibaraki Univ., Ibaraki, JPN) ,  KADOTA Hiroyuki (Hitachi Kyowa Engineering Co., Ltd., Ibaraki, JPN) ,  KANNO Ryuichi (Hitachi Kyowa Engineering Co., Ltd., Ibaraki, JPN) ,  ITO Masahiko (Ibaraki Univ., Ibaraki, JPN) ,  ONUKI Jin (Ibaraki Univ., Ibaraki, JPN)
資料名： Electrochemical and Solid-State Letters  (Electrochemical and Solid-State Letters)
巻： 14  号： 5  ページ： D48-D51  発行年： 2011年 
JST資料番号： W1290A  ISSN： 1099-0062  CODEN： ESLEF6  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 銅めっきスルーシリコンビア(TSV)試料をアニールした後,その粒径分布と構造を,電子後方散乱回折を用いてめっき時間の関数として調べた。信頼性と抵抗に関してめっき時間を短縮することによりこれらの微細構造がいかに変化するかを明らかにした。アニール後,めっき時間を240分から60分に短縮しても粒径はほとんど変わらなかった。アニール後のTSV試料中のCu粒の構造はランダムでめっき時間を短縮しても無関係であったが,アニール後のTSV試料の粒径は,中間>底部>頂部領域の序列で低下した。

シソーラス用語： *電子回折 ,  三次元 ,  半導体チップ ,  *銅めっき ,  *バイアホール ,  *粒径 ,  焼なまし ,  粒度分布 ,  構造 ,  時間依存性 ,  信頼性 ,  電気抵抗 ,  *微細構造 ,  *シリコン貫通ビア
準シソーラス用語： アニール ,  *スルーシリコンビア ,  チップ【IC】 ,  三次元構造 ,  *電子後方散乱回折 ,  粒径分布

分類 (3件)： 無機化合物一般及び元素  (CD01010D) ,  電気めっき  (WC08023B) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (6件)： 電子後方散乱回折 ,  スタッキング ,  銅めっき ,  スルーシリコンビア ,  粒径 ,  研究