文献

J-GLOBAL ID：201102253614767508   整理番号：11A1159801

DMA SRAM TEGにより解析したSRAM静的雑音余裕へのDIBL変動性の影響

Impact of DIBL Variability on SRAM Static Noise Margin Analyzed by DMA SRAM TEG

著者 (11件)： SONG X. (Univ. Tokyo, Tokyo, JPN) ,  SUZUKI M. (Univ. Tokyo, Tokyo, JPN) ,  SARAYA T. (Univ. Tokyo, Tokyo, JPN) ,  NISHIDA A. (MIRAI-Selete) ,  TSUNOMURA T. (MIRAI-Selete) ,  KAMOHARA S. (MIRAI-Selete) ,  TAKEUCHI K. (MIRAI-Selete) ,  INABA S. (MIRAI-Selete) ,  MOGAMI T. (MIRAI-Selete) ,  HIRAMOTO T. (Univ. Tokyo, Tokyo, JPN) ,  HIRAMOTO T. (MIRAI-Selete)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 2010  ページ： 62-65  発行年： 2010年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SRAMセルの不安定性は,今後の素子スケーリングにおける最重大課題の一つである。セル安定性劣化の機構を解明するため,SRAM安定性と個別トランジスタ特性間の関係を調べる必要がある。最近,そのために16kビット素子マトリクスアレイ(DMA)SRAM TEGを開発し,SRAMセル中の6トランジスタの静的雑音余裕(SNM)としきい値電圧(V_th)を直接測定したが,SNM劣化はV_th変動のみにより説明できないことがわかった。65nm技術による16kビットDMA SRAM TEGを用いて,SRAMセル中個々のトランジスタのSNMおよびV_th,相互コンダクタンス(G_m)とドレイン誘起障壁低下(DIBL)と基板因子を測定することに成功した。その結果,V_th変動性以外に,DIBL変動性がSRAM安定性と供給電圧(V_dd)依存性を劣化させることを初めて示した。SNM変動性とそのV_dd依存性を説明するには,DIBL変動性を考慮する必要があることがわかった。g_mと基板因子の変動性はセル不平衡に小効果しか示さなかった。

シソーラス用語： *雑音余裕 ,  *電圧 ,  *SRAM ,  相互コンダクタンス ,  ドレイン【半導体】 ,  *ポテンシャル障壁
準シソーラス用語： DIBL ,  静的雑音余裕 ,  閾値電圧

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： DMA ,  SRAM ,  TEG ,  解析 ,  静的雑音余裕 ,  DIBL ,  変動性