文献

J-GLOBAL ID：201102262507196050   整理番号：11A0656298

ポリSiナノワイヤSONOSデバイスの特性に及ぼす多重ゲート構造の影響

Impacts of Multiple-Gated Configuration on the Characteristics of Poly-Si Nanowire SONOS Devices

著者 (5件)： HSU Hsing-Hui (National Chiao Tung Univ., Hsinchu, TWN) ,  LIN Horng-Chih (National Chiao Tung Univ., Hsinchu, TWN) ,  LUO Cheng-Wei (National Chiao Tung Univ., Hsinchu, TWN) ,  SU Chun-Jung (National Chiao Tung Univ., Hsinchu, TWN) ,  HUANG Tiao-Yuan (National Chiao Tung Univ., Hsinchu, TWN)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 58  号： 3  ページ： 641-649  発行年： 2011年03月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SONOS構造のフラッシュメモリがフローティングゲート構造に代わろうとしている。異なるゲート構造を持つポリSiナノワイヤSONOSデバイスの簡単にして新しい製造法を提案する。異なるゲート構造の3種のデバイスは,サイドゲート,Ωゲート,ゲートオールアラウンド(GAA)である。これらの製造工程を示す。実験の結果,NWチャネルに対するゲートの制御性が良好なGAAデバイスで,他の型のデバイスと比較して非常に良好な伝送特性を得た。さらにGAAはプログラム/消去効率,最大のメモリウィンドウ,耐久/保持特性などで最も良い特性を示し,将来のSONOS適用への高い可能性を示した。

シソーラス用語： 不揮発性メモリ ,  素子構造 ,  ポリシリコン ,  *ナノワイヤ ,  FET【トランジスタ】 ,  ゲート【半導体】 ,  *フラッシュメモリ ,  電流電圧特性
準シソーラス用語： SONOSメモリ ,  *SONOS構造 ,  ゲートオールアラウンド構造 ,  ナノワイアトランジスタ ,  メモリウィンドウ【半導体】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： ポリSi ,  ナノワイヤ ,  SONOS ,  多重ゲート