文献

J-GLOBAL ID：201102262791828150   整理番号：11A1466569

L_gを26nmに縮小した無接合トランジスタと従来のトライゲートトランジスタの比較

Comparison of Junctionless and Conventional Trigate Transistors With L_g Down to 26nm

著者 (8件)： RIOS R. (Intel Corp., OR, USA) ,  CAPPELLANI A. (Intel Corp., OR, USA) ,  ARMSTRONG M. (Intel Corp., OR, USA) ,  BUDREVICH A. (Intel Corp., OR, USA) ,  GOMEZ H. (Intel Corp., OR, USA) ,  PAI R. (Intel Corp., OR, USA) ,  RAHHAL-ORABI N. (Intel Corp., OR, USA) ,  KUHN K. (Intel Corp., OR, USA)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 32  号： 9  ページ： 1170-1172  発行年： 2011年09月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SOIトライゲートプロセスにより短チャネル無接合蓄積モード(JAM)トランジスタを作製し,従来の反転モード(IM)MOSFETとの比較を行った。ゲート長L_gを最短26nmにまで縮小して実験を行った。その結果,JAMデバイスは移動度に優りかつ低いゲート容量を示すものの,ゲート制御と短チャネル特性において劣っていた。IMに対するJAMの相対的劣化について,解析モデルとシミュレーションにより説明した。

シソーラス用語： *FET【トランジスタ】 ,  フィン ,  蓄積層 ,  短チャネル効果 ,  解析モデル ,  ドーピング ,  比較 ,  *ゲート【半導体】
準シソーラス用語： *トライゲート ,  性能比較

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： 縮小 ,  接合トランジスタ ,  トライゲートトランジスタ