文献

J-GLOBAL ID：201102287774850560   整理番号：11A1156166

安全で試験可能な走査設計用のシフトレジスタ当量の差分挙動当量クラス

Differential Behavior Equivalent Classes of Shift Register Equivalents for Secure and Testable Scan Design

著者 (3件)： FUJIWARA Katsuya (Graduate School of Engineering and Resource Sci., Akita Univ.) ,  FUJIWARA Hideo (Graduate School of Information Sci., Nara Inst. of Sci. and Technol.) ,  TAMAMOTO Hideo (Graduate School of Engineering and Resource Sci., Akita Univ.)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E94-D  号： 7  ページ： 1430-1439 (J-STAGE)  発行年： 2011年 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 安全性とテスタビリティの両方を満たす効率的なテスタビリティ用の設計手法を見付けることは重要であるが,ディジタル回路に関する安全性とテスタビリティの間には固有の矛盾が存在する。著者らの先の研究では,シフトレジスタに対し機能的には等価であるが構造的には等価でない拡張したシフトレジスタ使用による安全で試験可能な走査設計手法を報告し,シフトレジスタ等価(SR等価)のそれらクラスの基数を明確にすることによって安全性レベルを示した。しかし,SR等価は走査ベースのサイドチャネル攻撃に対して常に安全ではない。本稿では,走査ベース差分挙動攻撃を考慮し,走査ベース差分挙動攻撃を守るためにダミーフリップフロップを用いてSR等価走査回路の幾つかのクラスを提案した。これらのSR等価走査回路の安全レベルを示すために,著者らは差分挙動等価関係を紹介し,SR等価走査回路の数,差分挙動等価クラスの数及びこれらの等価クラスの基数を明確にした。(翻訳著者抄録)

シソーラス用語： *シフトレジスタ ,  *当量 ,  *安全性 ,  可試験性 ,  数 ,  挙動 ,  ディジタル回路 ,  *サイバー攻撃
準シソーラス用語： *サイドチャネル攻撃 ,  テスタビリティ ,  基数 ,  *試験可能性

分類 (1件)： 論理回路  (NC05070B)

引用文献 (22件)：

• [1] H. Fujiwara, Y. Nagao, T. Sasao, and K. Kinoshita, “Easily testable sequential machines with extra inputs,” IEEE Trans. Comput., vol.C-24, no.8, pp.821-826, Aug. 1975.
• [2] H. Fujiwara, Logic Testing and Design for Testability, MIT Press 1985.
• [3] K. Hafner, H. Ritter, T. Schwair, S. Wallstab, M. Deppermann, J. Gessner, S. Koesters, W. Moeller, and G. Sandweg, “Design and test of an integrated cryptochip,” IEEE Des. Test Comput., vol.8, no.4, pp.6-17, Dec. 1999.
• [4] D. Hely, M.-L. Flottes, F. Bancel, B. Rouzeyre, and N. Berard, “Scan design and secure chip,” 10th IEEE International On-Line Testing Symposium, pp.219-224, 2004.
• [5] D. Hely, F. Bancel, M.L. Flottes, and B. Rouzeyre, “Securing scan control in crypto chips,” J. Electron. Test., Theory Appl., vol.23, no.5, pp.457-464, Oct. 2007.

タイトルに関連する用語 (8件)： 試験 ,  走査 ,  設計 ,  シフトレジスタ ,  当量 ,  差分 ,  挙動 ,  クラス