文献

J-GLOBAL ID：201102291631604034   整理番号：11A0103097

再構成可能マルチメディアシステム用の詳細動作記述シミュレータ

A Cycle-Accurate Simulator for a Reconfigurable Multi-Media System

著者 (5件)： ZHU Min (Tsinghua Univ., Beijing, CHN) ,  LIU Leibo (Tsinghua Univ., Beijing, CHN) ,  YIN Shouyi (Tsinghua Univ., Beijing, CHN) ,  YIN Chongyong (Tsinghua Univ., Beijing, CHN) ,  WEI Shaojun (Tsinghua Univ., Beijing, CHN)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E93-D  号： 12  ページ： 3202-3210  発行年： 2010年12月01日 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文ではSimREMUSと呼ぶ動的再構成可能マルチメディアシステム用の詳細動作記述シミュレータを紹介した。SimREMUSはトランザクションレベルでも使用可能で,これは高レベルハードウェア及び組み込みソフトウェアのモデリング及びシミュレーションを可能とし,またもし信号レベルで動的なシステムの振る舞いの観察が望まれるならレジスタトランスファレベルでも使用可能である。粒度,プログラム可能性,コンフィギュアビリティ並びにプロセス要素のアーキテクチャ及び経路モジュールのような再構成可能計算システムの設計を特徴付けるためにしばしば用いられる基準の集合間のトレードオフが迅速に評価できる。更に,コンパイラ及びデバッガを含めたSimREMUS用の完全なツールチェインを開発した。SimREMUSは数百万ゲートのSoC(System-on-a-Chip)に対して1秒当たり270kサイクルのシミュレーションが可能で,15分で1つのH.264 1080pフレームを生成した。これはVCS(プラットフォーム: CPU:E5200@ 200Ghz,RAM:2.0GB)上では数日を要するかもしれない。シミュレーションは,REMUSのVLSIアーキテクチャ上で200MHz動作周波数で開発した時,1080p@H.264高プロファイル30fps@レベル4が達成できる事を示している。(翻訳著者抄録)

シソーラス用語： *マルチメディア ,  *シミュレータ ,  モデリング ,  トレードオフ ,  *設計基準 ,  トランザクション処理
準シソーラス用語： H.264 ,  レジスタトランスファレベル ,  *再構成可能 ,  動作記述

分類 (3件)： ディジタル計算機ハードウェア一般  (JC04010C) ,  マイクロプログラミング  (JD03060B) ,  図形・画像処理一般  (JE04010I)

引用文献 (18件)：

• BRITO, A. V. A general purpose partially reconfigurable processor simulator (PReProS). IEEE International, Parallel and Distributed Processing Symposium, IPDPS 2007. 2007, 1-7
• TODMAN, T. J. Reconfigurable computing : Architectures and design methods. IEE Proc. Computers and Digital Techniques, 2005. 2005, 152, 193-207
• FYTRAKI, S. ReSim, a trace-driven, reconfigurable ILP processor simulator. Design, Automation & Test in Europe Conference & Exhibition, 2009. 2009, 536-541
• GANESAN, M. K. A. H. 264 decoder at HD resolution on a coarse grain dynamically reconfigurable architecture. Field Programmable Logic and Application, FPL2007. 2007, 467-471
• http://www.arm.com/products/DevTools/RealViewSystemDevelopment.html

タイトルに関連する用語 (4件)： 再構成可能 ,  マルチメディアシステム ,  動作記述 ,  シミュレータ