文献

J-GLOBAL ID：201102292869577554   整理番号：11A0598743

双方向結合による配列型CMOSリング発振器の提案

CMOS Ring Oscillator Array with Dual Connections

著者 (1件)： 島健 (神奈川大学工学部)
資料名： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
巻： 131  号： 3  ページ： 600-601 (J-STAGE)  発行年： 2011年 
JST資料番号： S0810A  ISSN： 0385-4221  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： CMOSリング発振器はクロック信号並びに遅延クロック信号の発生回路として利用されるが,遅延信号発生回路として利用する際には遅延時間の偏差を低減することが要請される。遅延時間の偏差を低減する回路には配列型CMOSリング発振器が知られている。本報告では,この配列型CMOSリング発振器の結合の方向に着目して新規な回路を提案した。従来の配列型CMOSリング発振器は,各発振器を紐に例えると紐が並行して配置されているのに対し,提案回路では,紐を編むことで双方向結合を実現したものである。提案回路の動作を,1.2μm CMOS用レベル3モデルによる回路シミュレーションにより検証した。その結果,過渡応答波形には差異は見られなかった。位相雑音特性については,27度Cで32%,素子偏差については0.12%の改善が見られるということが分かった。しかしながら,回路構成の大きな差違ほど電気的特性には改善がみられなかった。

シソーラス用語： *リング発振器 ,  *半導体集積回路 ,  配列 ,  双方向回路 ,  遅延特性 ,  過渡応答 ,  位相雑音 ,  *CMOS集積回路

分類 (1件)： 発振回路  (NC05020Y)

引用文献 (3件)：

• MANEATIS, J. G. Precise delay generation using coupled oscillators. IEEE Journal of Solid-State Circuits. 1993, 28, 12, 1273-1282
• International technology roadmap for semiconductors 2007 Edition. http://www.itrs.net/Links/2007ITRS/Home2007.htm. 2010
• http://www.spiceopus.si/optimize.html. 2010

タイトルに関連する用語 (4件)： 双方向 ,  CMOS ,  リング発振器 ,  提案