文献

J-GLOBAL ID：201102294371291664   整理番号：11A1648290

埋込みSRAMおよびオンチップメモリBISTにおけるランダムアドレス誤りを用いた信頼性LSIのためのチップID生成回路

A Chip-ID Generating Circuit for Dependable LSI Using Random Address Errors on Embedded SRAM and On-Chip Memory BIST

著者 (6件)： FUJIWARA H. (Renesas Electronics Corp., Tokyo, JPN) ,  YABUUCHI M. (Renesas Electronics Corp., Tokyo, JPN) ,  NAKANO H. (Renesas Electronics Corp., Tokyo, JPN) ,  KAWAI H. (Renesas Electronics Corp., Tokyo, JPN) ,  NII K. (Renesas Electronics Corp., Tokyo, JPN) ,  ARIMOTO K. (Renesas Electronics Corp., Tokyo, JPN)
資料名： Digest of Technical Papers. Symposium on VLSI Circuits  (Digest of Technical Papers. Symposium on VLSI Circuits)
巻： 2011  ページ： 76-77  発行年： 2011年 
JST資料番号： W0767A  ISSN： 2158-5601  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 医用LSIは高トレーサビリティ/信頼性のために,一意性ID数(チップID)を含む必要があり,小面積,高信頼性のID生成スキームが要求される。チップにおけるトランジスタ変化の利用,入電時におけるSRAM初期値の利用などが提案されたが,これらの方式は多様な環境のもとで安定的ID生成を達成できない。高い耐タンパ性を有するチップID生成スキームを提案した。ID生成方式のもとでのSRAMおよびオンチップメモリBISTにおける偶発故障ビットを利用して,各チップから一意性指紋を抽出できる。計測の結果,128ビットIDの安定性/Hamming距離は各99.9999999%(より長い試験時間:1064msの場合)/63.9を示した。提案スキームは追加のハードウェアIPを必要としない。

シソーラス用語： *SRAM ,  *BIST ,  番地指定方式 ,  埋込み【挿入】 ,  半導体チップ ,  信頼性 ,  *LSI【IC】 ,  *認証 ,  偶発故障 ,  指紋認識 ,  Hamming距離 ,  一意性 ,  オンチップメモリ
準シソーラス用語： ID ,  LSI回路 ,  アドレス

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (8件)： 埋込み ,  SRAM ,  オンチップメモリ ,  BIST ,  アドレス ,  誤り ,  LSI ,  ID