特許
J-GLOBAL ID：201103000127535829
半導体集積回路の製造方法
発明者：
出願人/特許権者：
公報種別：特許公告
出願番号（国際出願番号）：特願平1-003842
公開番号（公開出願番号）：特開平2-185061
出願日： 1989年01月12日
公開日（公表日）： 1990年07月19日
請求項（抜粋）：
【請求項1】半導体素子を搭載した能動層を積層多層化する集積回路において、半導体基板の活性領域に第1導電型の電界効果トランジスタを形成する工程と、当該表面上に層間絶縁膜を堆積平坦化する工程と、多結晶シリコンあるいは非晶質シリコンを堆積し溶融再結晶化法等でSOI層を形成する工程と、当該SOI層を第2導電型の電界効果トランジスタとバイポラートランジスタをそれぞれ搭載する領域に分離する工程と、バイポーラトランジスタ搭載領域の一部に第2導電型のベース不純物層を形成する工程と、前記電界効果トランジスタのゲート絶縁膜を形成する工程と、バイポーラトランジスタ領域の表面を覆う絶縁膜を形成しベース不純物層上の一部およびそれ以外の領域上の一部の絶縁膜に不純物拡散孔を開口する工程と、第1導電型の高濃度不純物をドープした多結晶シリコンを堆積し前記電界効果トランジスタのゲート電極および前記バイポーラトランジスタのエミッタ、コレクタ不純物拡散源として加工しそこから不純物を拡散する工程と、前記電界効果トランジスタのゲート電極をマスクとして第2導電型不純物をイオン注入しソース・ドレイン電極を形成する工程と、当該イオン注入時に同時にベースコンタクトも同じイオン注入で形成する工程と、を含む相補型電界効果トランジスタとバイポーラトランジスタ混載半導体集積回路の製造方法。
IPC (2件)：
H01L 21/8249
, H01L 27/06
