特許

J-GLOBAL ID：201103000317132003

データ処理装置

発明者： 坂村 健 ,  吉田 豊彦
出願人/特許権者： 坂村 健 ,  株式会社ルネサステクノロジ
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：特許公報
出願番号（国際出願番号）：特願平11-241695
公開番号（公開出願番号）：特開2000-076067
特許番号：特許第3643270号
出願日： 1999年08月27日
公開日（公表日）： 2000年03月14日
請求項（抜粋）：

【請求項1】 一つの2進数の値を表現する8Nビットのデータ(Nは4以上の整数)が、その連結するN個のバイトが当該データの下位桁の側であるほどバイト毎にアドレス付けされたメモリの大きいアドレスに配置されるビッグエンディアン、及び当該N個のバイトが当該データの上位桁の側であるほどバイト毎にアドレス付けされたメモリの大きいアドレスに配置されるリトルエンディアンのいずれか一方のバイト極性によって取り扱われるデータ処理装置であって、 各々コード化された複数の命令をそれぞれデコードして、各命令に対応する制御情報を出力する命令デコード機構と、 前記命令デコード機構からの制御情報に従って演算を行い、前記複数の命令の各々により指定された処理を実行する実行機構とを備え、 前記複数の命令は、一つの2進数の値を表現する8Nビットのデータを指定するソースオペランド指定部分とバイトの配列順序を逆転する処理を指定する第1のオペコード部分とを有するバイトリバース命令、および二つのレジスタを指定する第一のオペランド指定部分および第二のオペランド指定部分と、加算演算を行う処理を指定する第2のオペコード部分とを有する加算命令を含み、 前記実行機構は、 各々8Nビット幅の複数のレジスタを含んだレジスタファイルと、第1、第2および第3のバスと、この第1および第2のバスに接続され、前記バイトリバース命令に対応する制御情報に従い、前記バイトリバース命令で指定された8Nビットのデータを前記第1のバスを介して入力し、その連結するN個のバイトの配列順序を逆転する処理を実行し、その逆転した8Nビットのデータが前記第2のバスを介して転送され前記複数のレジスタのうちの一つに格納されるバイト順序逆転回路と、 前記第1ないし第3のバスに接続され、前記第1および第2のバスの間では前記バイト順序逆転回路と並列に接続され、前記加算命令に対応する制御情報に従い、前記加算命令で指定された二つのレジスタからそれぞれ前記第1および第3のバスを介して読み出した二つの8Nビットのデータを読み出して加算し、その加算結果を前記第2のバスに出力するALUとを有し、 前記加算命令により指定される二つのレジスタは前記レジスタファイル内のものであり、前記加算命令はその指定される二つのレジスタの一方として前記逆転したビットのデータが格納されるレジスタを指定することのできる、データ処理装置。

IPC (2件)：

G06F 9/315 ,  G06F 5/00

FI (2件)：

G06F 9/30 340 D ,  G06F 5/00 N

引用特許：

審査官引用 (3件)

• 特開昭61-148562
  
• 特開昭61-148562
  
• 特開昭61-148562