特許

J-GLOBAL ID：201103000577821112

半導体装置

発明者： 鈴木 範之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：特許公告
出願番号（国際出願番号）：特願平1-059103
公開番号（公開出願番号）：特開平2-238661
出願日： 1989年03月10日
公開日（公表日）： 1990年09月20日
請求項（抜粋）：

【請求項1】半導体基板と,ゲート絶縁膜を介して該半導体基板上に形成されたポリサイド層をパターンニングして成るワード線と,該ワード線の一部をゲート電極とし且つ該半導体基板に不純物を選択的に導入して形成されたソースおよびドレインとして成るMOSトランジスタを記憶セルとして有するマスクROMと,該ポリサイド層をパターンニングして形成されたフローティングゲートと該半導体基板に不純物を選択的に導入して形成されたソースおよびドレインとから構成された一層ゲート型EPROMから成る冗長記憶セルとを備えたことを特徴とする半導体装置。

IPC (7件)：

H01L 21/8246 ,  H01L 21/82 ,  H01L 21/8247 ,  H01L 27/105 ,  H01L 27/112 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 433 7210-4M ,  H01L 27/10 441 7210-4M ,  H01L 29/78 371 ,  H01L 21/82 R 8832-4M