自己バイアス回路および自己バイアス回路の配置方法

発明者：
出願人/特許権者：
代理人 (1件)：高橋詔男 (外3名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-020750
公開番号（公開出願番号）：特開2000-223971
特許番号：特許第3356097号
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
請求項（抜粋）：

【請求項1】 FETと、接地用パッドと、前記FETのソースと接地用パッドとの間に設けられた自己バイアス用キャパシタとを有する、マイクロ波帯およびミリ波帯に使用する、IC内に設けられた自己バイアス回路において、前記自己バイアス用キャパシタは、その長さが、使用する最高周波数において必要な安定性が得られる程度に短く、かつ、その面積が、使用する最低周波数において必要な安定性が得られる程度に大きく、前記FETのソースが、自己バイアス用キャパシタに可能な限り近づけて配置されていて、前記自己バイアス用キャパシタの長さが、FETのソ-スと接地用パッドとの間の距離にほぼ等しくされ、前記自己バイアス用キャパシタは、前記FETのソースと接地用パッドとの間の領域外であって、接地用パッドを取り囲む位置にも設けられていることを特徴とする自己バイアス回路。

IPC (1件)：

H03F 3/60

FI (1件)：

H03F 3/60

引用特許：

出願人引用 (4件)

特開平2-213160
特開昭59-174006
特開平2-098953

全件表示

審査官引用 (2件)

特開平2-213160
特開平2-213160

前のページに戻る