特許
J-GLOBAL ID：201103001933579930
ワード線駆動回路及び半導体記憶装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
西村 征生
公報種別：特許公報
出願番号（国際出願番号）：特願平11-054773
公開番号（公開出願番号）：特開2000-251488
特許番号：特許第3296319号
出願日： 1999年03月02日
公開日（公表日）： 2000年09月14日
請求項（抜粋）：
【請求項1】 ワード線が複数のブロックに分割されていて、上位アドレスによって選択されたブロックの中から、所定のワード線を下位アドレスによって選択するために、各ワード線に対応して設けられたワード線駆動回路であって、選択されたワード線に所定の電位を与える第1の電源とワード線との間に接続された第1のPチャネルトランジスタと、前記第1のPチャネルトランジスタとフリップフロップ接続された第2のPチャネルトランジスタと、下位アドレスをデコードした信号を供給する第1の信号線と前記第1のPチャネルトランジスタのゲートとの間に接続され、そのゲートに上位アドレスをデコードした信号を供給する第2の信号線を接続された第1のNチャネルトランジスタと、非選択のワード線の電位を保証する第2の電源と前記ワード線との間に接続され、そのゲートに前記第1の信号線を接続された第2のNチャネルトランジスタと、前記ワード線と前記第2の電源との間に接続され、そのゲートに前記第2の信号線を接続された第3のNチャネルトランジスタとを備えてなることを特徴とするワード線駆動回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
