特許
J-GLOBAL ID：201103001956331960
マルチプロセッサシステムにおけるパワ-オンリセット回路
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-148682
公開番号（公開出願番号）：特開平3-014013
特許番号：特許第2533192号
出願日： 1989年06月12日
公開日（公表日）： 1991年01月22日
請求項（抜粋）：
【請求項1】複数のプリント板に夫々設けられたプロセッサを、夫々のプリント板に設けられた電源電圧監視回路にてシステム電源投入時の電圧変化を検出することによって、リセットするマルチプロセッサシステムにおけるパワーオンリセット回路において、上記各プリント板間を2ライン構成のコネクタによって接続し、前段のプリント板の電源電圧監視回路の検出信号を該コネクタの一方のラインを介して次のプリント板に供給して次のプリント板の電源電圧監視回路の検出信号との論理積演算を行い、最終段のプリント板の論理積演算出力をリセット信号として該コネクタの他方のラインを介して全てのプリント板夫々のプロセッサに供給し、各プロセッサをリセットするよう構成としてなることを特徴とするマルチプロセッサシステムにおけるパワーオンリセット回路。
IPC (2件)：
FI (2件)：
G06F 1/00 350 B
, G06F 1/00 333 D
