特許
J-GLOBAL ID：201103002106346468
バイポーラ・MOS論理回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：特許公報
出願番号（国際出願番号）：特願平1-050540
公開番号（公開出願番号）：特開平2-228813
特許番号：特許第2865256号
出願日： 1989年03月02日
公開日（公表日）： 1990年09月11日
請求項（抜粋）：
【請求項1】コレクタが電源に、エミッタが回路出力に接続された第1のNPNトランジスタと、コレクタが上記回路出力に、エミッタが基準電位に接続された第2のNPNトランジスタと、入力が上記第1のNPNトランジスタのエミッタまたはベースに接続される論理反転手段と、上記第1のNPNトランジスタのベースに接続された出力を有し、ゲートに入力信号が印加されるCMOS論理回路と、ソースが電源に直接接続され、ゲートが上記論理反転手段の出力に接続されたPチャンネルMOSトランジスタと、該PチャンネルMOSトランジスタのドレインと上記第2のNPNトランジスタのベースとの間に接続され、ゲートに入力信号が印加されるNMOS論理回路と、上記第2のNPNトランジスタのベースと基準電位との間に接続された電荷放電手段とを具備することを特徴とするバイポーラ・MOS論理回路。
IPC (3件)：
H03K 19/08
, H03K 17/04
, H03K 17/567
H03K 19/08 A
, H03K 17/04 J
, H03K 17/56 F
